SAP 信頼性データ

AveratekのA-SAP™プロセスに関してよく聞かれる質問の一つに、「PCBの信頼性を示すデータは何かありますか？」というものがあります。これは非常に優れた質問であり、興味深いブログのトピックです。AveratekのA-SAP™プロセスで製造されたプリント基板から得られたデータ、具体的にはD-Coupon、IST、SIRの結果を共有し、SAPプロセスがプリント基板の全体的な信頼性を向上させる方法について、一般的ではない視点からも探求していきます。

半加算プリント基板プロセスに馴染みのない方は、以前のいくつかのブログを参照してください。私たちはSAP処理の基本について説明し、最近ではプリント基板のスタックアップに関連するよくある質問を見てきましたし、これらの超高密度機能サイズを使用して設計する際に変わらない「設計ルール」または「設計ガイドライン」についても探求しました。また、BGAエスケープ領域でこれらの超高密度回路トレース幅を利用し、ルーティングフィールドでより広いトレースを使用する可能性の周りの設計空間を探求しました。その利点は回路層の削減であり、懸念事項は50オームのインピーダンスを維持することです。エリック・ボガティンは最近、この利点と懸念を分析したホワイトペーパーを発表しました。

明らかな信頼性基準から始めましょう：D-クーポン、ISTクーポン、ピール強度テスト、およびSIRテスト。さて、SIRが私が選ぶことができる最も明白な基準ではないかもしれませんが、A-SAP™プロセスは超薄層の無電解銅を達成するためにパラジウムベースの触媒システムを利用しているため、処理後もパラジウムが導電性を保持していることに関する懸念があったので、ここに含めました。

表面絶縁抵抗テスト：

ラミネート表面の残留パラジウム触媒が導電性を持たず、導体間の絶縁を劣化させないこと。A-SAP™と減算エッチング処理の間で比較可能な結果によって証明される。

ISTテスト：

IPC TM-650-26.26aに基づくテスト
スルーホールビア：

• 150oCのテスト条件で500サイクルのテストに合格

マイクロビア回路：

• スルーホールビアテストの後、190oCのテスト条件で500サイクルのテストに合格

Dクーポンテスト： 
IPC TM-650-2.6.27bテスト結果に基づくテスト

• 複数のライセンシーが複数のクーポン構成をテストし、OMサーマルストレスシステム上でのプロセスが合格結果を得た。ライセンシーにはCalumet Electronics、American Standard Circuits、およびFTGが含まれる。追加のテスト結果は、国防総省のプリント回路板のエグゼクティブエージェントとしてのNSWC Craneによって提供された。
• リフローパラメータのテスト条件は、45度から230度、245度、または260度までの6サイクルであり、その後、-55度から170度までの100サイクルの熱衝撃パラメータが続きました。
• 6つの異なるプロセスランからの合計83セットのクーポンが、単一ビア、スタッガードビア、およびスタックビア（2）を使用してIPC TM-650-2.6.27bテストでテストされました。
• プロセスサンプリングとビアスタックの深さを増やすための追加テストが進行中で、夏の終わりまでには完了する予定です。

ピール強度テスト：

FR4、特殊材料、フレキシブル回路材料、およびA-SAP™プロセスを使用したビルドアップ材料など、さまざまな回路基板材料に対するピール強度テストを行うために大きな努力がなされています。これを含めることさえ躊躇します。なぜなら、それが印刷されるとすぐに、開発作業が進行中であるため、時代遅れになるからです。以下の回路基板材料リストは、ピール強度について業界が受け入れる結果で全てテストされています。他の材料がテストに合格しないと思わないでください。より可能性が高いのは、テストがまだ完了していないだけです！

Calumet Electronicsは、A-SAP™プロセスを最初に実行したパイオニアPCB製造業者です。Calumet ElectronicsのCTOであるMeredith LaBeauにプロセス開発の現状を尋ねたところ、「過去2年間で全てのプロセス開発を終え、製造準備レベルを5から9（低率生産）まで引き上げました。この開発プロセスを通じて、マイクロビアや段階構造を含む信頼性に関する重要なテストを行いました。これには、剥離強度、熱応力、サイクリングのテストが含まれます。さらに、1000枚以上のパネルを処理し、電気的連続性と断面分析でテストしました。

A-SAP™の開発フェーズを通じて、従来の基板と多くの非伝統的基板にこの技術を使用し、成功を収めました。また、信頼性に合格した従来のPCB機能を全て製造しました。

ここに含まれるデータは、現在米国で製造されているA-SAP™プロセスに特に関連しています。Google検索を行うと、アジアで大量生産されているmSAPプロセスの信頼性データも提供されます。アジアのmSAPプロセスは、カスタムビルドの施設で生産されており、米国で実行されているmSAPプロセスとはかなり異なります。私は、米国の製造施設で実行されているプロセスについて、このタイプの信頼性データを個人的に見たことがありません。

テスト結果を超えたPCBの信頼性に関する考察：

従来の「信頼性データ」テスト情報から一歩進んで、SAPプロセスが信頼性を向上させることができるあまり直感的ではない方法についても触れたいと思います。まず、マイクロビアの信頼性は長年にわたり議論の的であり、課題を理解し解決策を特定するために無数の時間が費やされてきました。特に積層マイクロビアに依存することを減らすことは、確実に信頼性を向上させるでしょう。SAPプロセスは、プリント回路設計者がそれを実現するのを助けることができます。75ミクロン以上から50ミクロン以下にライン幅を減らすことは、特定の設計にとって何が重要かに応じて、いくつかの異なる利点を提供します：

• ライン幅を減らすことは、層数を減らすことができ、これによりマイクロビア層の数と積層サイクルの数が減少します。
• ライン幅とスペースを減らすことは、積層マイクロビアではなく、段差マイクロビアを使用するための不動産を解放することができます。
• ライン幅を減らすことは、より大きなスルーホールのためのスペースを解放し、盲目ビアを排除する可能性があり、設計者が積層または段差マイクロビアではなくスルーホール技術を使用することを可能にします。

実際に、これらのそれぞれが将来のブログのケーススタディになり得ます！薄い誘電体を使用する能力に関連する利点や、PCBの全体的な厚みを減らしながらインピーダンス要件を維持する利点を探求し、これらの利点にさらに深く潜る次のブログにご注目ください。