ウルトラHDIテクノロジーは新しいものではありません

私たちは、これらの「新しい」プロセスについて多くの時間を費やして話しています。しかし、これらのプロセスは全く新しいものではありません。長い間、電子業界で使用されてきました。新しいのは、この技術が半導体や超大量生産のPCB市場（例えば、スマートフォン）から、今では低～中量生産のアプリケーションにこの技術を提供できるようになった主流のプリント基板製造業者へと移行したことです。そろそろ時間ですよね？

プリント基板業界は伝統的に「減算エッチング」プロセスに焦点を当ててきましたが、私たちが知っているように、そのプロセスは通常、約75（3ミル）ミクロンのトレースとスペースに限定されており、HDI、ブラインドビアとバリードビア、マイクロビア（積層またはスタッガード）、ビアインパッドメッキオーバーデザインなど、これらの制約内でPCB設計を行うことにかなり熟達してきました。プリント基板製造業者は、これらの技術の製造だけでなく、高密度相互接続技術に関連する信頼性と生産性の課題を理解することにも熟練しています。

「これを『快適』だと言いたいのですが、PCB製造の友人たちにその発言を指摘されるのが怖いです。HDIは既知の技術ですが、設計や製造において決して簡単な技術ではありません。

何か『新しい』ことを始めるのは『不快』です。新しい材料の組み合わせ、初めてのフレックス回路、初めてのリジッドフレックス設計、あるいは新しい趣味を始めることなど、もっと単純なことかもしれません。

A-SAP™ （Averatekの半加工プロセス - 10ミクロンのトレース/スペース以上）やmSAP （改良半加工プロセス - 30ミクロンのトレース/スペース以上）技術から『新しい』というラベルを取り除くとどうなるでしょうか？私たちはそれができると思います。今日のPCB業界がどこにあるか見てみましょう：

1. これらの技術は数年間、プリント基板製造業者によって提供されており、めっきとイメージングのプロセスの両方に関する経験を提供しています。経験は素晴らしい教師です。70ミクロン以下のトレースを持つ新しい設計を始めるときは、製造業者と密接に協力して学習曲線を短縮しましょう。

2. 超HDIトレースとスペースを使用する利点は理解しやすいです：

• PCBの全体的なフットプリントを削減できます
• 配線層を減らすことができます
• 複数の積層要件を減らすことができ、場合によっては完全に排除することも可能です
• 信号の整合性は、トレースを作成するためのより正確なプロセスから恩恵を受けます
• 生体適合性（もはや銅導体に限定されません）

3. ピール強度、D-クーポンテスト、ISTテスト、SIRテストなどの信頼性データが利用可能です。

4. IPCは2020年にUltra-HDI委員会を設立し、異なる仕様が必要とされる可能性のある領域に対処するための追加文書に熱心に取り組んでいます。

5. 半加算PCBプロセスは、硬質およびフレキシブル回路の材料の広範なバリエーションで実証されています。

大手DoDプライムおよび大手商業OEMは、この技術を彼らのプリント回路設計に使用しており、独自の信頼性テストを実施しています。

超高密度トレースとスペースを自信を持って設計するために必要な情報は何ですか？

このブログ記事をまだ読んでいるということは、細かい特徴を持つプリント基板を設計できるようになることの利点に興味があると思います。皆さんの目標達成を支援するために、PCB設計コミュニティからのフィードバックをお願いしたいと思います。

• 新しいPCB設計パラメーターを学ぶ際の学習曲線を短縮するのに最も役立つ情報は何ですか？
• Altium設計ツール内で、この移行を容易にするための変更点はありますか？
• 信号整合性の利点に関する追加情報が必要ですか？これらの利点はトレース幅ではなく、半加算プロセスから得られるものです。さらに大きな特徴サイズを探求することにも利点があるかもしれません。
• 信頼性データが必要ですか？IPC仕様情報は？
• 始めるためのチュートリアルや参考設計例が必要ですか？
• チェックリストや設計ガイドラインが役立ちますか？含めるべき主要な要素は何ですか？

私は、この技術を今日使用している知識豊富なPCBデザイナーのチームと、この技術を構築しているプリント基板製造業者の強固なグループと一緒に働いています。私たちは、超高密度トレースとスペースの利点を探求するためのツールとリソースをPCBデザインコミュニティに提供することに尽力しています。こちらにコメントするか、直接お問い合わせください。どのようにお手伝いできるかお知らせください！

半加算PCBプロセスに興味はあるが詳しくない方のために少し背景を説明します。以前のブログでは、SAP処理の基本、プリント基板のスタックアップに関連する主要な質問、これらの超高密度特徴サイズを使用して設計する際に変わらない「設計ルール」または「設計ガイドライン」、そしてBGAエスケープ領域でこれらの超高密度回路トレース幅を利用し、ルーティングフィールドでより広いトレースを使用する可能性の設計空間を探求しました。その利点は回路層の削減であり、懸念事項は50オームのインピーダンスを維持することです。エリック・ボガティンは最近、この利点と懸念を分析したホワイトペーパーを発表しました。