Mobile menu
PCB設計
PCB Design

Equip engineers with everything needed to design modern, high-performance PCBs.

Learn More
Product Design

Combine advanced PCB design with cloud-based collaboration to streamline development.

Learn More
ホーム PCB設計

PCB設計

業界をリードする専門家によるPCB設計の最新情報をご覧ください。

Learn PCB Design Basics Explore PCB Design Solutions Getting Started Guide for PCB Design PCB Design Documentation
Filter
見つかりました
Sort by
役割
ソフトウェア
コンテンツタイプ
適用
フィルターをクリア
コンポーネント管理 コンポーネント管理 1 min Blog 競合他社のツールをご利用のユーザー 競合他社のツールをご利用のユーザー 競合他社のツールをご利用のユーザー 記事を読む
製造出力 製造出力 1 min Blog 競合他社のツールをご利用のユーザー 競合他社のツールをご利用のユーザー 競合他社のツールをご利用のユーザー 記事を読む
Altium Designer 19 製品概要 Altium Designer 19 製品概要 1 min Blog 競合他社のツールをご利用のユーザー 競合他社のツールをご利用のユーザー 競合他社のツールをご利用のユーザー 記事を読む
ピン、パート、差動ペアスワップによる配線の簡素化 ピン、パート、差動ペアスワップによる配線の簡素化 1 min Whitepapers PCBデザインで部品を配置するとき、その配置のためにコネクションが互いに交差することは珍しくありません。コネクションの多少の交差は、他のレイヤーへのビアや、少し長い配線を使用して対処できますが、次の図に示すような多くの交差がある場合、配線は非常に難しく、時間を要するものとなります。 多くの交差を含む、より複雑な配線の場合、PCB設計者は一般にデバイスピンやサブパートをスワップして、コネクションの交差数を減らします。ピンやパートスワップによりPCBでの交差は解消できますが、このような変更は回路図に反映させる必要があります。このホワイトペーパーでは、ピン、サブパート、差動ペアスワップによりコネクションの交差を減らして最適の配線を実現しながら、回路図とPCB間のデザインの同期を維持する方法につ いて説明します。 はじめに コンポーネントの最適な配置により、コネクションラインの交差を最小化するには、多くの作業が必要です。しかし、交差を完全に避けることは不可能です。多くのコネクションの交差が存在すると、PCBの配線は非常に難しくなり、完了には多大な時間を要します。PCB設計者は、電気的に可能ならば、ネット割り当てをデバイスの特定のピンから、別の使用可能なデバイスのピンにスワップすることが一般的です。同様に、共通パッケージ内のサブパートをスワップして、コネクションの交差を減らすこともできます。 ピンスワップは、2つの異なるピンのネットが、デザインの電気的な機能に悪影響を及ぼさないでスワップできます。基本的な例は、抵抗の2つのピンです。抵抗のピンには固有の極性が存在しないため、交差を解消するためにピンを自由にスワップでき、機能は変化しません。 別の実践的な例はピン数の多いコネクタで、各ピンに信号割り当ての厳格な要件が存在しない場合です。コネクタの多くのピンを柔軟にスワップできるため、いくつかのコネクションの交差を解消できる可能性があります。最もピンスワップの対象となるコンポーネントタイプはFPGAデバイスでしょう。 これらのデバイスにはユーザー定義可能なI/Oピンがあり、該当する電圧バンク内で、必要に応じてピンを自由に再割り当てできます。 サブパートのスワップでは、共通のパッケージ内に存在する類似パートがスワップされます。例えば、LM6154 QuadオペアンプICは単一のパッケ ージ内に、4つの独立した、同一のオペアンプが含まれています。このため、オペアンプC（ピン8、9、10）をオペアンプA（ピン2、3、1）とスワップし、同じ機能を維持したままコネクションラインの交差を解消できます。サブパートのスワップは「ゲートスワップ」と呼ばれることがあります。これは、SN74S02N Quad NORゲートパッケージ内の4つの独立したゲートを自由にスワップできることを示しています。 デバイスのピンとサブパートのスワップは、コネクションの交差の総数を減らすため、非常に役立ちます。デバイスのピンまたはサブパートのスワップを正しく行うには、どのピンをスワップするか事前に定義する必要があります。さらに、PCBデザイン内でピンまたはパートスワップを行った後、その変更を反映するよう回路図を更新し、PCBレイアウトと回路図との同期を維持する必要があります。これらの同期を怠ると、致命的なエラーを引き起こす恐れがあります。 ピンとパートスワップ ピンまたはパートスワップは、3つの一般的な手順で行われます。スワップデータの構成、ピンまたはパートスワップの実行、最後にスワップ内容で回路図を更新して同期する手順です。 (※続きはPDFをダウンロードしてください) 今すぐ Altium Designerの無償評価版をリクエストして、世界最高のPCB設計ソリューションをお試しください！ 記事を読む
MENTOR PADSからALTIUM DESIGNERへの移行 Mentor PADSからAltium Designerへの移行 1 min Guide Books 競合他社のツールをご利用のユーザー 競合他社のツールをご利用のユーザー 競合他社のツールをご利用のユーザー Altium Designer® のメインテーマは、PCB設計に対する統一アプローチです。Altium Designerの設計に対する取り組みは、従来からある 数多くの製品に対するそれとは異なります。Altium Designerのワークフローには、PCB設計を問題なく完了するために必要な、別々でありなが ら相互に関係のあるすべての要素が1つにまとめられています。 PADS®を使用しているユーザーであれば、おそらく、設計プロセスの段階ごとに複数のツールとインタフェースを使用することに慣れているでしょう。それぞれのツールは固有の専門タスクに優れているものの、結局のところ、複数のインタフェース、ワークフロー、メソドロジーを覚えて管理するのはユー ザーになります。アルティウムが何年にもわたって投げかけている問いはシンプルです。このようなPCB設計アプローチに効果はあるのでしょうか。 Altium Designerを最初に開発したときの目標は、設計プロセス全体にわたって、エンジニアが効率とワークフローを完全にコントロールできる、統 一された設計体験を生み出すことでした。この目標を達成するためには、エンジニアに日常的に課せられたPCB設計体験を全面的に理解する必 要がありました。統一されたPCB設計アプローチの一環として、単一のAltium Designerインタフェース内で以下のプロセスが結合されました。 回路設計 基板レイアウト データ管理 ルールおよび制約条件 部品表 サプライ 記事を読む
PADS®ユーザー向けALTIUM DESIGNER®評価ガイド PADS®ユーザー向けAltium Designer®評価ガイド 1 min Guide Books 競合他社のツールをご利用のユーザー 競合他社のツールをご利用のユーザー 競合他社のツールをご利用のユーザー PCB設計ツールのAltium Designer®は、あらゆる科学知識を、設計と直感的に結びつけ、まとまりのある単一設計環境を構築します。電子機器の設計では、最高レベルの生産性と性能が要求されます。変更できない期限、高精度のレイアウト、正確な部品の実装によって効率性が評価される場合、完全なPCB設計プラットフォームへの投資は不可欠なものです。 Altium Designerには設計要求を満たすために必要な全てのツールが含まれており、より多くの機能や差別化された機能を、予測可能なリリースサイクルで確実に配布してきた実績があります。Altium Designerのサプライヤーチェーンへのリンクを使って、最も信頼できるパーツサプライヤーから、最も低価格で導入しやすいコンポーネントを入手してください。集中化されたライブラリ管理ツールを使って、設計チーム全体で利用できる、信頼できる設計データの単一ソースから作業できます。高度で使いやすい回路の設計、配置、および配線の技術を利用できます。 実際のデータを使って、メカニカル設計チームとリアルタイムで並行して共同で作業し、強力なNative 3D™の視覚化およびクリアランスのチェック機能により、確実に、基板を最初から正しく製造できます。強力なデータ管理ツールおよび設計再利用ツールにより、別々でありながら密接に接続した設計プロセスの全ての詳細情報をひとつにまとめます。柔軟なリリース管理ツールにより、設計過程全体を通してプロジェクトの一貫性と信頼性をコントロールします。 マルチボードアセンブリのプロジェクトでは、インテリジェントな接続管理により、複数の子PCB設計をアセンブリ全体に結合でき、正しいコネクタおよびケーブルピンの割り当て、エレクトリカルルールチェック、ネット名の付与が確実に行われます。マルチボードアセンブリエディタで、筐体やその他のハードウェアの3Dモデルなど、写真のようにリアルな3Dで子PCBを完璧に整列できます。これにより、PCBの位置決めやコンポーネントの配置を1 回で適切に行うことができます。(※続きはPDFをダウンロードしてください) 今すぐ Altium Designer の無償評価版をリクエストして、世界最高のPCB設計ソリューションをお試しください！ 記事を読む
6層スタックアップ EMC EMC向上のための6層PCBスタックアップの設計 1 min Blog 6層のPCBは、高いネット数と小さいサイズを持つ様々なアプリケーションにとって、経済的で人気のあるスタックアップです。大きなボードは、4層のスタックアップで十分機能することがあり、信号層を犠牲にしてボードの各側間の隔離を確保できます。適切な6層スタックアップを使用すると、異なる層間のEMIを抑制し、高いネット数を持つファインピッチコンポーネントを収容できます。しかし、4層または8層のスタックアップを使用する方が理にかなっている場合もあり、この判断をするためには、ボード内のプレーン層の機能を理解することが役立ちます。 電源、グラウンド、信号プレーンはいくつ必要ですか？ この質問への答えは非常に重要であり、実際にはボードのアプリケーションに大きく依存します。限られたスペースで密度の高いボードをルーティングしているが、すべてが低速またはDCの場合、2つのプレーン層と4つの信号層で十分なことがよくあります。しかし、その場合、創造的なレイアウトとルーティングで層数を4層に減らすことがよくあります。 EMIへの感受性を大幅に減らす必要がある場合、代替のスタックアップを使用し、より多くの電源/グラウンド層と少ない信号層を選択するべきです。これがデジタルボードまたは混合信号ボードである場合、信号を平面層に対して配置し、密接に配置された電源/グラウンド平面ペアを使用することで、EMI問題を引き起こすことなくボード全体に自由にルーティングするための柔軟性を得ることができます。 シールド缶のような不格好な解決策を必要とせずに、ボードの周りにさらにグラウンドを追加することも、大きな遮蔽効果をもたらすことができます。 デジタル信号とアナログ信号を混合する場合、高周波と低周波の信号を混合する場合、またはこれらのすべての組み合わせの場合でも、6層PCBスタックアップの創造的な使用が可能です。ある時点で、より大きなボードやスタック内の層を増やす（またはその両方！）必要があるかもしれません。6層PCBスタックアップのための多くの信号/平面層の組み合わせがありますが、以下にいくつかの一般的なものを示します。 6層PCBスタックアップの例 これを念頭に置いて、いくつかの6層PCBスタックアップの例を見てみましょう： 信号+電源/グランド/2信号層/グランド/信号+電源 この6層PCBスタックアップの例は、内部層の低速トレースを外層のトレースから遮蔽する人気のあるエントリーレベルのオプションです。また、固体平面への密接な結合もあります。信号は、直交している限り、低周波数/遅い切り替え速度で、または内部層を通してルーティングできます。私は、互いおよび内層の低速/周波数トレースからそれらを遮蔽するために、高速デジタルおよび/またはアナログ信号を外層にルーティングするでしょう。以下に例を示します。 これについては、アナログとデジタルを内層で混在させないでください。ただし、ボードの異なる領域にそれらを分離できる場合を除きます。しかし、デジタルとアナログのセクション間に分離が必要なその種の状況では、内部平面を持つ4層スタックアップで何とかなるかもしれませんし、創造的なレイアウト/ルーティングを行うか、または4層で好まれるSIG+PWR/GND/GND/SIG+PWRの配置を使用できます（ ガイドラインについてはこちらを参照）。 このタイプのスタックアップでは、 レイヤー2を電源プレーンレイヤーにしないでください、また、L3+L4で平行にブロードサイド結合ペアを試みないでください。代わりに、信号レイヤー上でPWRをルーティングします。これに伴う主な問題は、電源とグラウンドプレーンレイヤー間の インタープレーン容量の欠如と、L1からL5への高インダクタンスのリターンパスです。これらのプレーンレイヤーが分離されているため、L1上の信号の予測不可能なリターンパスを補償するために、より多くのデキャップとグラウンドリターンビアが必要になります。この理由から、これらのボードは、正確なリターンパスの予測と追跡を必要としない電力またはDCシステムでのみ使用すべきでしょう。 信号/GND/PWR/GND/信号/GND この6層PCBスタックアップの例は、高速信号に多くのデカップリングを提供する必要があるが、信号用に3層分の密度が必要でない基板にとって良い非対称スタックアップです。一つの例は、高速（L1）と低速（L5）の信号の混在で、これらは互いに隔離され、密接に配置されたPWR+GNDプレーンペアが 高速電力整合性をサポートするための高いデカップリングを提供します。内部信号層は、2つのグラウンドプレーンの間に封入されるため、表面信号層から遮蔽されます。また、固体導体が効果的な遮蔽を提供するため、内部信号層がEMIの干渉を受けるのを抑制するのにも役立ちます。電源とグラウンドプレーンは、高速デジタルデバイスのための効果的なデカップリングを提供するために、おそらく密接に配置されるでしょう。 このスタックアップの主な問題点は、下層のグラウンドを切り取って部品を配置するスペースを作らない限り、上層にのみ簡単に部品を配置できることです。つまり、基本的には片面基板を構築していることになります。これは製造にとって高価な提案であり、内部信号層へのビアを配置するために多くのドリリングが必要になります。これは、4層または8層のPCBスタックアップの利点を強調しています。8層スタックアップでは、内部層に隣接する電源/グラウンドの同様の配置を作成しながら、内部ルーティングや下層の部品/ルーティングも収容できます。 信号/グラウンド/電源/信号/グラウンド/信号 記事を読む