Mobile menu
PCB設計
ホーム PCB設計
Filter
見つかりました
Sort by
役割
ソフトウェア
コンテンツタイプ
適用
フィルターをクリア
PCB設計で銅箔を最大化する方法: 銅箔流し込みと銅箔配置の長所と短所 PCB設計で銅箔を最大化する方法: 銅箔流し込みと銅箔配置の長所と短所 1 min Thought Leadership 画像出典: Flickrユーザーbillautomata ( CC BY 2.0) PCB設計には「銅箔は自由」という格言があります。これは、PCB設計者は逆に考える必要があることを意味します。最初、基板には一面に銅箔が張られ、必要のない銅箔を取り除きます。ほとんどベアボード状態の同じサイズの基板と比べて、ほとんど銅箔である基板を作る方が、素早く作成でき、無駄がなく、コストも安くなります。適切なテクニックを選ぶかどうかで、作業が楽になるか、ストレスがたまるかの違いが生じます。 銅箔を最大化する方法は、一般に2つあります: 手動 – 通常、この方法の方が迅速ですが、雑になります。具体的な図形を定義、配置することによって、銅箔をオブジェクトとして素早く配置できます。これらのオブジェクトは、ネットに割り当てることができ、導通試験の間に、ショートやエラーがないかチェックします。このテクニックは、短納期の場合やプロトタイプの作成に好まれます。 自動 – この方法の方が、時間がかかります。一方、銅箔流し込みによって、銅箔使用の最大化がより簡単にできます。基板をレイアウトし、レイアウトに収まる銅箔の図形を配置する代わりに、基板領域の周囲に境界を描き、銅箔を流し込むことによって、銅箔を最大限に残すことができます。 銅箔流し込みが時間を節約できる仕組み 銅箔を流し込む場合、境界が定義され、流し込み操作が実行されると、その内部は全て自動的に接続されます。その領域が大きい場合、珍しい図形である場合、または形が不揃いの複数のオブジェクトで満たされている場合、通常、このテクニックの方が簡単で迅速です。流し込み操作によって、複数の不揃いな領域が自動的に塗りつぶされ、さらに、その領域の他のパーツやトレースを自動的に分離します。 GNDなど、同じネット上のオブジェクトは全て、セットアップページまたは設計ルールに従って接続されます。銅箔流し込みで自動的に対応できるオブジェクトは、ビア、トレース、ネット、デカル、空間領域、パッドです。適切に使用すれば、銅箔流し込みは、自動的に、必要な接続を行い、不必要な接続を行いません。これらの接続は、 導通チェッカーツールを使用して再確認できます。 画像出典: Flickrユーザー 記事を読む
フットプリントライブラリでの3Dコンポーネントボディの作成 PCB設計：フットプリントライブラリで3Dコンポーネントを作成する 1 min Thought Leadership 現代のPCB設計プロセスでは、設計およびCADツールが機械設計ワークフローを電気設計ツールに統合できる必要があります。フットプリントライブラリで3Dコンポーネントボディを作成する方法について学びましょう。 現代のPCB設計プロセスでは、機械設計ワークフローを電気設計ツールに統合できる必要があります。ECADとMCADの世界の間で不正確な設計データを行き来させることは、設計チームの両方にとってイライラを引き起こすだけでなく、PCBを最終組み立てに適合させるために必要な設計スピンの数を大幅に増加させる可能性があります。そして、電気設計ツールの3D機能に関係なく、正確なコンポーネント3Dレイヤーモデリング情報がなければ、機械的クリアランスを正確に分析することはできません。 あなたの設計ツールは3Dモデリングをサポートしていますか？ 異なるEDA環境は、3Dモデリングに対するサポートレベルが異なります。全くサポートしていないものもあれば、すべての機械情報をMCADツールによって提供する必要があるものもあります。他のものは、DXFやIDFのような古い方法を使用して情報を交換します。 は、STEPモデルを埋め込むことをサポートしており、正確なモデリング情報を提供することができます。これはMCADの世界に渡すことができるだけでなく、ECADツール内で直接使用することもできます。 スナップポイント用のSTEPモデルを使用できない、または使用したくない状況があるかもしれません。社内にMCAD部門がないかもしれません。3D MCADツールを所有していないかもしれません。または、組織が外部からのCADデータを一切許可していないため、モデルをダウンロードできないかもしれません。他のPCB組立てのセキュリティ制限により、インターネットへのアクセスが完全に制限されている場合もあります。 幸いなことに、Altium DesignerはPCBレイアウトツールを提供しており、コンポーネントの機械的詳細を完全に確立できます。その情報は、将来の回路図やPCBレイアウトプロジェクトに引き継がれます。これは理想的にはフットプリント自体(.PcbLib)で行われますが、一回限りの状況ではボードレベル(.PcbDoc)で行うこともできます。 Altium Designerで表示されたコンポーネントモデルの3Dビュー 独自の3Dコンポーネントボディを作成する方法 Altium Designerは、機械モデルを作成するための3つの基本的な3D形状タイプを提供しています：押し出し、円柱、球体。これらは単独で使用することも、互いに組み合わせて使用することもできます。円柱と球体のタイプは自明です。 これらのシンプルな形状を使用して、単純な回路から驚くほど複雑なコンポーネントまで、さまざまな表面実装およびスルーホールコンポーネントを作成することができます。Altium DesignerでPCBレイアウトプロセスを加速するために、独自の3Dプリント基板コンポーネントボディを作成する方法を学び、無料のホワイトペーパーをダウンロードしてください。 Altium Designerのアクションをチェックしてください... フレックスマウントコンポーネントの3Dクリアランスチェック 現在のPCB設計プロセスでは、機械設計ワークフローを電気設計ツールに統合できる必要があります。ECADとMCADの世界の間で不正確な設計データを行き来させることは、設計チームの両方にとってイライラするだけでなく、PCBを最終組み立てに適合させるために必要な設計スピンの数を大幅に増加させる可能性があります。そして、電気設計ツールの実際の3D機能に関係なく、正確なコンポーネント3Dモデリング情報がなければ、機械的クリアランスを正確に分析することはできません。 記事を読む
リジッドフレックスPCB設計 硬軟混成PCBデザインについての考察 1 min Blog Altiumの専門家、Ben Jordanと一緒に、リジッドフレックスPCB設計の詳細を学びましょう。 記事を読む
差動ペアと仲良くなる ディファレンシャルペア回路図との友達作り 1 min Blog 差動ペアを扱う際、特に回路図に差動ペアの指示が追加されていない設計を引き継いだり、インポートしたりする場合に、疑問が生じます。回路図のドキュメントに指示を設定することは実際に必要なのでしょうか？ Altium Designer® で回路図の差動ペア指示を使用するためには、特定の命名規則を使用する必要があります。ペアの負と正の信号はそれぞれsignalname_Nおよびsignalname_Pの規則に従って命名され、各信号には差動ペアの指示が添付されている必要があります。差動ネット名が+と-や_Hや_Lなど、別の方法で示されていた場合、Altiumが回路図の指示を利用できるように、ネット名を_Nおよび_Pの接尾辞でリネームする必要があります。 しかし、より柔軟な命名規則に基づいてPCBエディタで差動ペアを作成する方法があります。必要なのは、回路図上の差動信号に、ペアの正と負のネットを何らかの一貫した方法で定義するネットラベルがあることだけです。回路図上で_P、_Nの規則に従っていたとしても、次の方法を使用すると、回路図に差動ペアの指示を最初に配置することなく、PCBエディタ内で差動ペアを作成できます。 PCB上で名前付き信号から差動ペアを作成するためには、ECOの実行を通じてすべてのネットデータがPCBにロードされていることを確認してください。Design » Update PCB from Schematicsを使用するか、PCB Design » Import Changes from .PrjPcbから選択します。ECOからの変更を実行し、ネットがPCBにロードされます。 PCBエディタで、 View » 記事を読む
回路図設計プロセスで最も一般的なエラーを避ける方法 回路図設計プロセスで最も一般的なエラーを避ける方法 1 min Thought Leadership PCB設計者が回路図設計プロセスで犯すことができるエラーは100以上あります。現在の設計基準レビュープロセスでそれらをすべてキャッチしていますか？最も一般的なPCB設計のミスをより良くキャッチする方法について、読み進めてください。 10年の違い 回路図のレビュープロセスは10年前はもっとシンプルで、エラーをチェックするための回路図レビュープロセスは、そんなに多くの人時を要するようには思えませんでした。10年以上経った今、私たちの設計はこれまで以上に複雑になりました。そして、複数の高ピン数デバイスや大きなオンボードおよびオフボードコネクタを含む複雑な回路を設計する際には、製造プロセスにエラーが逃げ込むリスクが大きくなります。 そして、私たち全員が知っているその結果が、再設計です。 最近、私はAltium Designerと座談会を行い、Valydateで取り組んでいる新技術、スキーマティック・インテグリティ分析チェックについて話し合いました。過去数年間で、私たちはスキーマティック設計プロセスでエンジニアが犯すすべてのエラーから大きな利益を得てきました。 これは私たちにとっても、設計者にとっても素晴らしいことです。なぜなら、スキーマティック設計プロセスにどれだけ多くの潜在的なエラーが存在し、それらのうち実際に手動の人間によるレビューで特定されているものがどれほど少ないかについて、ついに明確な理解を得ることができたからです。 小さく始める Valydateには興味深い歴史があります。私たちはスキーマティック・インテグリティ分析のためのEDAツールをリリースする意図で始めましたが、その時点ではその種の投資を行うには十分な規模ではありませんでした。解決策は？より小さな投資から始め、サービスベースの提供を通じて技術を開発し、実際のクライアントプロジェクトの評価を通じて私たちの技術を披露することです。 うまくいきましたか？ええ、大成功です。クライアントプロジェクトからの報告書が次々と寄せられ、設計者がスキーマティックレビュープロセスで繰り返し犯していた類似のエラーが明らかになりました。その中には、あなた自身が犯しているかもしれないものもあるかもしれません。 設計上の欠陥で足場を固める Valydateは、2011年から2012年にかけて数百の回路図に対して回路図検証レポートを作成しました。私たちは、発見した内容を2つのカテゴリーに分けました： 重大なエラー 。これには、訂正されなければ設計を大きく損なう可能性が高い回路図のエラーが含まれます。 欠陥 。重大なエラーほどではありませんが、訂正されない欠陥もデバイスの機能喪失を引き起こす可能性がありました。 重大な設計エラー 私たちは、回路図レビューチェックで見つかった重大で設計を破壊するエラーの種類に驚きました 。 全体の重大な設計エラーの21%が電源の欠如に関連しており、18%のエラーがネット上に複数の出力があることに関連していました。これらのミスを設計プロセスでしたことはありますか？ 記事を読む
PCB製造ファイル形式の戦い ODB++ 対 Gerber X2 対 IPC-2581：PCB製造ファイルフォーマットの戦い 1 min Blog Intelligent PCB design output file formats include ODB++, Gerber X2, Gerber X3, and IPC-2581. These files are essential for PCB manufacturing. 記事を読む
DDR3メモリとCPUファンアウトの配線方法 DDR3メモリとCPUファンアウトの配線方法 1 min Blog マイクロコントローラを扱う際、ボード設計者が高エッジレート（高速）のPCB設計を行うことがますます避けられなくなっています。Freescale iMX6マルチコアARMデバイスファミリーのようなCPUの力を借りて、非常に低い「コストパーミップ」で、このようなデバイスを使用して製品に豊かなソフトウェアとユーザーエクスペリエンスを提供することがますます望ましいです。 しかし、これらの超マイクロ追加メモリコントローラを使用することは、DDR3レイアウトガイドラインを持つ高速で密度の高いメモリインターフェースの課題を伴います。このゲストブログでは、Altium DesignerユーザーであるFedevel AcademyのRobert Feranecが、彼のオープンソースハードウェア設計であるiMX6 Rex（コンパクトで強力なシングルボードコンピュータ開発キット）に基づいて、DDR3メモリのルーティングに関する非常に価値のあるヒントをいくつか示しています。 DDR3メモリは非常に普及しているため、プロのプリントボード設計者がそれを使用してルーティングしなければならないボードに直面するのはほぼ避けられません。この記事では、非常に高密度で密集したPCBレイアウトでも、DDR3メモリインターフェースを適切にファンアウトしてルーティングするためのヒントを提供します。 DDR3メモリ設計ルールとシグナルグループ すべては、グループ内でDDR3をルーティングするための推奨される高速PCB設計ルールから始まります。DDR3メモリレイアウト中、インターフェースはコマンドグループ、コントロールグループ、アドレスグループ、およびデータバンク0/1/2/3/4/5/6/7、クロックなどに分割されます。同じグループに属するすべての信号は、「同じ方法」でルーティングされることが推奨されます。つまり、同じトポロジーとレイヤー遷移を使用します。 図1: DATA 6グループのすべての信号は、「同じ方法」でルーティングされ、同じトポロジーとレイヤー遷移を使用します . 例として、 図1 に示されているDDRルーティングシーケンスを考えてみましょう。DATA 6グループのすべての信号はレイヤー1からレイヤー10へ、その後レイヤー11へ、そしてその後レイヤー12へと進みます。グループ内の各信号は同じレイヤー遷移を行い、一般に同じルーティング距離とトポロジーを取ります。 DDRルーティングで信号をこのように扱う利点の一つは、長さ調整（別名、遅延または位相調整）を行う際に、ビアのz軸の長さを無視できることです。これは、同じ方法でルーティングされたすべての信号が、ビアを通る際にまったく同じビアの遷移と長さを持つためです。 DDR3メモリグループの作成 記事を読む