Mobile menu
PCB設計
Easy, Powerful, Modern

The world’s most trusted PCB design system.

Learn More
Filter
0 Selected Content Type 0 Selected 全て Software 0 Selected 全て Clear ×
Clear
0 Selected Content Type
0 Selected Software
BOMコストを削減する BOMコストを削減できるPCB部品の交換 PCB製造のBOMコストを削減したいですか？ここでは、総部品コストを大幅に削減できる部品の交換について紹介します。
Pi MX8 第四章 Altium Designer Projects Pi.MX8 プロジェクト - ボードレイアウト パート2 前回のアップデートでは、モジュールに適したレイヤースタックを定義し、ボード上に配置されたすべてのコンポーネントにファンアウトルーティングを追加することを見てきました。これらの準備に基づき、私たちは今、最初のトレースをルーティングする準備がほぼ整いました。しかし、ボード上の任意のコンポーネントを接続する前に、インピーダンスプロファイルを定義し、正しいトレース幅に対するマッチングデザインルールを設定する必要があります。 インピーダンスプロファイルの設定 レイヤースタックマネージャーでインピーダンスプロファイルを設定するのは簡単です。単終端と差動インピーダンスプロファイルの両方を定義する必要があります。必要なインピーダンス値に関する情報は、インターフェース標準とNXP i.MX8プロセッサのハードウェア設計ガイドから取得できます。以下のインピーダンス値は、設計で使用される単終端および差動の両方です： 以前に定義されたレイヤースタックでは、インピーダンス制御ルーティングに使用できる4つの信号層があります。これらはトップレイヤー、L2、L7、およびボトムレイヤーです。トップレイヤーとボトムレイヤーはそれぞれ1つの参照グラウンドプレーンしか持っていませんが、L2とL7は2つの参照プレーンの間に埋め込まれています。インピーダンス値と参照層を入力した後、トレースのジオメトリは自動的に計算されます： レイヤースタックマネージャーインピーダンスプロファイル差動100オーム トレースのジオメトリー、特に差動ペアのトレース幅とギャップを定義する際には、必要なルーティングスペースを念頭に置くことが重要です。可能であれば、必要なルーティングスペースを限定するために、差動ペアの全体幅を小さく保ちたいと考えています。ボードの密度に応じて、これもレイヤースタックを定義する際に考慮すべき事項です。 設計ルールの設定 最初のトレースをルーティングできるようになる前に残っているステップは、Altium Designerに、インターフェースとルーティングレイヤーに応じて必要なトレース幅（および差動ペアのギャップ）を伝えることです。インピーダンス値は、回路図の適切なインターフェースに割り当てられます。ここでは、ネットをネットクラスや差動ペアクラスに割り当てるためにディレクティブを使用することができます。 デザインブランケットに割り当てられた複数のネットクラス 設計ルールエディターでは、これらのネットや差動ペアクラスをターゲットにして、対応するトレースジオメトリーを割り当てることができます。トレースジオメトリーを手動で入力する代わりに、レイヤースタックマネージャーで定義したマッチングインピーダンスプロファイルを選択することができます： 設計ルールダイアログで使用されるインピーダンスプロファイル – 高優先度ルールがインピーダンスプロファイルをオーバーライド 私たちの設定で最も高い優先度を持つ別の設計ルールがあることに注意してください。この設計ルールは、前回のアップデートで作成した特定の設計ルームにのみ適用されます。これらの設計ルームは、細ピッチコンポーネントの直下にのみ配置され、ブレイクアウト領域で最小85μmまでのトレース幅と間隔を局所的に使用できるようにします。これらのルームの設計ルールは、定義されたインピーダンスプロファイルを上書きする必要があるため、最も高い優先度を持ちます。これらのルーム内で必要なトレースの形状に従うことができない場合があるため、できるだけ小さく保ち、インピーダンスプロファイルから逸脱するトレースの形状を絶対に必要な場所でのみ使用する必要があります。これらのセクションを非常に小さく保つことができれば、チャネルの信号整合性への全体的な影響は許容範囲内になります。ただし、これをポストレイアウトシミュレーションで確認する必要があります。 細ピッチBGAの下に示された赤い設計ルーム LPDDR4ルーティング すべての設計ルールが定義された今、最初のインターフェースのルーティングを開始できます。このボードでは、DRAMインターフェースから始めます。 このボードの全体的なルーティング戦略をまだ定義していないことにお気づきでしょう。ルート配置を行う前にこれを行うこともできましたし、個人の好みによってはそれが間違っているわけではありません。このボードでは、DRAMインターフェースを最初にルーティングして、DRAMインターフェースに割り当てる必要があるスペースとルーティングレイヤーの数を確認することにしました。LPDDR4
革命的なシステム設計：Valispaceがエンジニアリングをどのように変えているか Podcasts 革命的なシステム設計：Valispaceがエンジニアリングをどのように変えているか OnTrack Podcastのこのエピソードでは、テックコンサルタントのザック・ピーターソンが、Valispaceの共同創設者であるルイーズ・リンドブラッドとマルコ・ヴィッツマンとチャットします。Valispaceは、システム設計ツールを変革し、それらをより効率的で、つながりがあり、今日のエンジニアリングの複雑な要件を扱う能力を持つようにして、エンジニアリングの世界を革命しています。 衛星エンジニアリングから航空宇宙の複雑な要求に至るまで、Valispaceのユニークなアプローチが、要件、設計、および実装の間のギャップを埋めることにより、エンジニアがより良く、より革新的な製品を構築できるようにする方法を学びます。 エピソードを聴く: エピソードを見る: エピソード: 主なハイライト: ルイーズ＆マルコのバックグラウンド：ルイーズとマルコの専門的な背景と専門知識を紹介。 Valispaceの背景＆意図：Valispaceの起源、およびその開発の背後にある初期の目的と意図の概要。 スプレッドシートの痛み：エンジニアリングおよびプロジェクト管理のタスクにスプレッドシートを使用することの課題と制限についての議論。 さらなるリソース: ルイーズと マルコとLinkedInでつながる この ウェビナーを視聴して、Valispaceによって強化された Altium 365要件マネージャーについてもっと学ぶ 独占的な15日間無料Altium Designerアクセス
チームは新しいPLMツールに適応するために、広範なトレーニングが必要になるかもしれません チームは新しいツールに適応するために、広範なPLMトレーニングを必要とするかもしれません チームのニーズを評価し、トレーニングプログラムをカスタマイズし、会社のPLM導入プロセス全体で成功を測定する方法を発見してください。
一元化されたデータ管理は、設計エラーや冗長性の可能性を最小限に抑えます 一元化されたデータ管理は、設計エラーや冗長性の可能性を最小限に抑えます 中央集権型のデータ管理が、PCB製造においてどのように協力を促進し、エラーを減少させ、生産効率を最適化するかを確認してください。
UHDIイノベーション & 次世代PCBについて、クナル・シャー博士との対談 Podcasts UHDIイノベーションと次世代PCBについて、クナル・シャー博士との対談 OnTrack Podcastのエピソードで、Zach PetersonがliloTreeの社長であるKunal Shah博士にインタビューし、エレクトロニクスにおける超高密度インターコネクト（UHDI）の話題とその影響について議論しました。彼らはUHDI内の課題と解決策を説明し、防衛や医療電子機器のような高信頼性セクターでのその重要性を強調しました。
Altium Need Help?