高品質なPCBレイアウトでは、高密度な配線、低EMI、機械的制約を考慮した部品配置を行います。Altium DesignerでのPCBレイアウトの方法やヒントをライブラリのリソースでご覧ください。
私がランニングを始めた頃、既に何回かウルトラマラソンを完走した友人と一緒に走っていました。彼女は家から何マイルも遠くまで走り、私と一緒に短いループを走ってから、私と離れてさらに走り続けました。私が速くなると、彼女は早く家に帰る代わりに、ループを長くしました。彼女はこれに関して巧妙でもありました。彼女は常に、私が早く引き返すと退屈なルート、または私が知らない新しいルートで、近道をできないように計画していました。 彼女は都市計画家として、ランニングのルートも意図的に好きなルートを選択していました。私は技術者として、まったく異なるもの、通常は走りやすい場所を望んでいましたが、彼女の意図も理解していました。結局のところ、私がPCBを設計するときも同じことが成り立ちます。私はコストや性能に関して特定の目標を達成するような配線を希望します。配線は ESD保護 においては特に重要で、ESDで引き起こされるEMIからコンポーネントを安全に保護するため役立ちます。 回路のループの最小化 私たちのランニングのルートは多くの場合に回り道のループでしたが、PCBにおいてはその逆を行うべきです。回路のループを最小限にすれば、ESDがPCB上で伝搬されることによる損傷を大幅に低減できます。これは、変動する磁束を囲むループには誘導電流が発生するためです。この磁束がESDによるものであれば、誘導される電流が予期せずコンポーネントへ流れ込むことにより、極めて破壊的な損傷が発生する恐れがあります。 場合によっては他の選択肢がなく、レイアウトにどうしてもループが必要な場合もあります。このような場合、ループの面積を最小限にします。誘導電流の大きさは、ループのサイズに比例します。 GNDプレーンの使用 多層基板を設計するときは、必ず GNDプレーン を使用すべきです。PCB上に形成される最も一般的なループは、電源からGNDへの配線です。これらのループは非常に遍在的なため、見逃されがちです。 GNDプレーンを実装できない設計者は、ビアのグリッドパターン(格子状パターン)を使用して電源とGNDとを接続します。これは基本的に配線のあるGNDプレーンをエミュレートするものです。これは格子と考えることができ、1つの線に沿ったいくつかのポイントで電源の接続が発生し、GNDの配線が直交した線に沿って接続されます。 Semtech は非常に適切な例を用意しており、同社は6cmごとに接続を行うことを推奨しています。 同社は、電源とGNDとの配線を近くに保持することも推奨しています。ただし、これによって基板に、特にAC電源との間にエッチングが発生する可能性もあります。 グリッドパターンを使用して、電源とGNDとを接続すると、GNDプレーンを使用できないときに回路ループを最小化するために役立ちます。 配線経路の最適化 ループを最小化する以外に、互いに並列している配線を除去するよう心がけてください。これは、相互接続されているデバイス間の並列配線について特に重要です。並列した配線は互いに簡単に 結合 します。
これらのPCBグラウンディング設計の実践を使用して、混合信号PCBレイアウトでEMIを防止するのに役立ててください。
技術に関しては、特に電子設計では、常に前に目を向け、振り返ることはありません。しかし、時には、古い技術が死なず、それを排除できない場合もあるようです。 ただし、必ず理由があります。より大きな利点がある新しいものを選択できるのに、なぜ品質の劣るものを使うのか ? その仮説に異議を唱えたいのです。 このブログでは、表面実装技術( SMT)が最適だと思われるのに、プリント回路基板(PCB)でスルーホール実装(THM)を使用するのはなぜか? 、という問いに答えます。 はじめに、 PCB設計プロセスに関連するので、スルーホール実装技術と表面実装技術の概要を簡単に説明しましょう。 スルーホールコンポーネント スルーホールコンポーネントには、ラジアルとアキシャルの2タイプのリードがあります。アキシャルのスルーホールコンポーネントは、コンポーネントの対称軸に沿って延びており、ラジアルのコンポーネントは、基板上の同じ面から平行に突き出ています。 スルーホールコンポーネントの側面図 PCB上のスルーホールコンポーネント 表面実装技術のコンポーネント 最近のPCB設計では、次のようになっています。表面実装技術(SMT)は、今日最もよく使用されているパッケージ技術です。これらのタイプのコンポーネントのリードは、非常に小さいか、またはありません。というのも、設計プロセスの間にPCBの表面に直接ハンダ付けされるのが、その主な目的になっているからです。 表面実装デバイス スルーホール技術と表面実装技術の長所と短所 スルーホール技術の長所と短所 長所 短所
はじめに 「ママ、子供たちを小さくしちゃったよ」、「世界って小さいんだね」。ディズニーファンにはおなじみのフレーズです。しかし、これらのフレーズを使って、プリント基板(PCB)設計の継続的な小型化を同様に簡単に表現できます(図1)。以下の統計を考えてください。 過去10年間で平方インチ当たりのピン数が3倍になった一方で、基板面積は比較的一定に維持されました。 15年間で、部品1個当たりの平均ピン数が4 ~ 5分の1に減った一方で、平均部品点数が4倍になりました。 設計のピン数は3倍になり、ピン間の接続数は倍増しました。 その結果、部品と最終製品が小さくなるにつれて、PCBレイアウトはより高密度かつ複雑になりました。PCBの小型化と複雑性がともに高まることで、全ての部品を調和させ確実に動作させる責任があるPCB設計者は複数の課題に直面しています。ある調査では、エレクトロニクス企業の53%が、最も競争力のある製品を低コストでより迅速に市場に投入しようとする際にPCBの複雑性が増大することが主な課題であると回答しま した。PCBレイアウトの最も一般的な課題の一部を以下に示します。 多ピンボールグリッドアレイ(BGA)の配線 小さく不規則な形状の製品に適合するフレキシブルPCBの設計 層数を増加させることなくPCBレイアウト密度を高めること 複雑な多層PCB設計における電圧降下の回避 効果的なECAD-MCAD統合と製造業者とのよりよいコミュニケーションの確保 高密度で複雑なPCB上に十分なテストポイントを備えること これらの課題は全て、最先端の統合PCBレイアウトソフトウェアによって軽減できます。 BGAの配線の課題を解決 BGAは、多ピン超高密度のPCBと集積回路(IC)のパッケージ化のための一般的な手法です。PCB設計者がBGAを選択するのは、小型化および機能要件を満たすのに必要な柔軟性を備えていながら、コスト効率を高めることができるためです。問題は、ピン数が増えピッチが細かくなるにしたがって、「BGAブレークアウト」(BGAの配線)がさらに難しくなるということです。非効率的な配線は層数を増加させ、ひいてはコストを押し上 げ、シグナルインテグリティの問題、層間剥離、ビアのアスペクト比の問題を発生させる場合があります。(※続きはPDFをダウンロードしてください) 今すぐ
埋め込みPCBの空洞は、LEDなどのコンポーネントに側面からアクセスするために、PCBの端に沿って使用することができます。
アルティウムは、確実に基板が意図した通りに作動するように全ての設計者が知るべき必須の基板レイアウトガイドラインを編纂しました。業界を主導するエキスパートが執筆しています。