RF設計

RF設計は高周波で動作するため、シグナルインテグリティの問題を防ぐために慎重なレイアウトと配線が必要です。RF PCBレイアウトには、デジタルコンポーネントを含むセクションが含まれることがありますが、慎重にレイアウトすることで、RF信号とデジタル信号の干渉を防ぐことができます。RF PCB設計、レイアウト、配線、シグナルインテグリティについては、ライブラリのリソースをご覧ください。

RF PCB設計の概要 What is RF Circuit Design? PCB Design for High-Frequency Applications RF PCB Design Software

Filter

見つかりました

Sort by

マイクロ波およびミリ波周波数におけるRFアンプのインピーダンス整合

マイクロ波およびミリ波周波数におけるRFパワーアンプのインピーダンス整合 1 min Thought Leadership MarketWatchによると、RFアンプの全体市場は2023年に270億ドルを超えると予想されています。では、これらのRFアンプはどこで使用されることが予想されているのでしょうか？5Gや一般的なセルラーネットワークの拡大により、予想される成長の大きな部分を占めることができます。PCBデザイナーにとって、特に高出力アンプの場合、RFアンプのインピーダンスマッチングは重要な設計ポイントになります。大信号RFアンプのインピーダンスマッチング RF電力整合性に関わる人々は、特にパルスRFパワーアンプを扱う場合、アンプの出力を通じて過渡信号を抑制するためにモバイルデバイスに良好な電圧レギュレータが必要であることをよく知っているでしょう。RF設計に取り組み始めるかもしれない信号整合性に関わる人々は、RF回路を分析し、適切なインピーダンスマッチングを決定する際に、低信号レベルでSパラメータを使用することに慣れているかもしれません。Sパラメータの使用は、これらのアンプが非線形領域で動作しているため、Class ABおよびClass C RFアンプ設計には適していません。低信号レベルでの電力伝送（つまり、線形領域において）に関しては、負荷インピーダンスがアンプの出力インピーダンスの複素共役に一致している場合に最大の電力伝送が保証されます。しかし、電力アンプ（通常、RF送信セクションに配置される）は、意図的なインピーダンスの不一致がある場合に、定格出力電力でより高い利得と効率を提供するかもしれません。高出力で動作する場合、アンプの出力インピーダンス/負荷インピーダンスの一致/不一致が、負荷への最大電力伝送を生み出すものは、所望の周波数で最大効率を生み出す一致/不一致と一致しない場合があります（これは抵抗成分について確かに当てはまります）。では、最適な性能を確認するために、負荷における正しい一致したインピーダンスをどのように決定できるでしょうか？ソースによって見られるインピーダンスは、アンプの入力および出力電力レベルに依存するため、アンプの出力によって見られる適切なインピーダンスを決定するためには、負荷プル分析を使用する必要があります。その後、この値に負荷のインピーダンスを一致させる必要があります。シミュレータとスミスチャートを使用して、ロードプル解析を行う比較的簡単な方法があります。この方法は、特定の入力電力で、大量の負荷インピーダンス値（インピーダンスは抵抗とリアクタンスの合計であることを忘れないでください）を反復して通過させることです。次に、負荷抵抗とリアクタンスの各組み合わせに対して出力電流/電圧をプローブし、これによりゲインと効率も計算できます。その後、特定の入力電力での負荷インピーダンスの関数として出力電力の輪郭をプロットします。これは以下のスミスチャートで示されています：各輪郭は、特定の出力電力（緑）と効率（青）を生成する抵抗とリアクタンスの値のセットを示しています。赤い輪郭は、これら2つの曲線のセットが重なる領域を示しています。輪郭が交差する特定の出力電力において、出力電力と効率の間のトレードオフを決定できます。異なる入力電力では、異なるセットの輪郭が生成されることに注意してください。 RFアンプのインピーダンスマッチングに関するロードプル解析の結果を示した例のスミスチャート [ ソース] 負荷プル結果から決定したリアクタンスと抵抗の組み合わせは、負荷インピーダンスを設定するためにどのマッチングネットワークを使用すべきかを教えてくれます。その後、テストクーポンを使用したベクトルネットワークアナライザーの測定でこれを確認できます。高周波でのマッチングネットワークの振る舞いに注意してください。自己共振に加えて（下記参照）、マッチングネットワークの帯域幅が FMCWチャープレーダーに対していくつかの問題を引き起こす可能性があります。77 GHzで、チャープ範囲が4 GHzに達することができるので、帯域幅は73から81 GHzまで比較的フラットであるべきです。

RF PCBで位相同期ループICをレイアウトする方法

RF PCBで位相同期ループICをレイアウトする方法 1 min Thought Leadership 通信システム、無線システム、および周波数合成が必要なその他のRFデバイスの一部として、位相同期ループはPCB設計において重要な役割を果たします。高周波トランシーバーや高速デジタルデバイスには、安定した内部制御可能なクロック信号を提供する統合VCOレイアウトとともに、統合された位相同期ループが含まれています。しかし、一部のPLL ICは、パッケージ内に統合VCOレイアウトを含む、個別のICとして利用可能です。合計すると、PLLはRF PCB設計において、復調、位相ノイズの除去、周波数合成におけるクリーンな波形の提供など、いくつかの重要なタスクを可能にします。 PCB内の位相同期ループは、他のRF PCBと同様に、寄生効果の影響を受ける可能性があり、設計者は個別の位相同期ループを使用している場合、賢明なレイアウト選択を行うべきです。位相同期ループの使用目的は何ですか？位相同期ループには、アナログ（RF）システムや、ボード全体で正確なクロックおよび信号同期が必要なシステムにおいて、いくつかの重要な機能があります。ここでは、位相同期ループの基本的な機能と、それらがRF PCBにおいて重要である理由をいくつか紹介します。フェーズノイズの除去：フェーズロックループは、電圧制御発振器（VCO）によって提供される基準と同期することで、基準信号からフェーズノイズを除去するためにも使用できます。過去には、これらのタスクにいくつかの別々のコンポーネントを使用していましたが、現在のフェーズロックループはVCOのレイアウトをICに統合しています。周波数合成：アナログまたはデジタルのフェーズロックループは、ある基準よりも高いまたは低い周波数での周波数合成にも使用できます。デジタル合成の観点からは、フェーズロックループを使用してデジタルパルスの繰り返し率を減少または増加させることができます。どちらの場合も、商用および実験用のフェーズロックループでGHzの10倍の振動/繰り返し率に達することができ、多くのRFアプリケーションをサポートできます。 FM信号の復調：フェーズロックループにFM信号が供給されると、VCOはその瞬時周波数を追跡します。ループフィルターステージ（下記参照）からの誤差電圧出力、つまりVCOを制御するものは、復調されたFM出力と等しくなります。低速/低周波数では、特定のドライバーの位相ノイズは通常、それを補償するために位相同期ループを利用する必要がないほど低いです。主な原因は、PCBレイアウトレベルで修正できる他の問題によるものです。位相同期ループの各コンポーネントの役割位相同期ループは、アナログアプリケーションではVCOからの負のフィードバックを使用し、デジタルアプリケーションでは数値制御オシレータ（NCO）を使用します。アナログアプリケーションでは、VCOまたはNCOからの出力周波数は、それぞれ入力電圧またはデジタル入力に依存します。いずれの場合も、PLLからの出力は、参照入力信号との位相差に比例します。位相差（そして出力）が時間とともに変化しない場合、その二つの信号は同じ周波数でロックされます。 RFシステムでは、アナログVCOからの出力は入力電圧に依存するため、参照クロック信号を変調するのに役立ちます。位相同期ループ内では、VCOはループフィルターを使用して特定の参照に効果的にロックします。アナログ位相同期ループでは、ループフィルターが所望の参照信号にロックするまでに時間がかかります（約100 nsに達します）。ループフィルターからの出力は、位相同期ループ内でも特別な位置を占めます。VCOを使用して所望のキャリア信号にロックする場合、周波数または位相変調信号は通常、位相同期ループのロック時間よりもはるかに速い速度で変調されます。この場合、ループフィルターは、参照とVCO信号の瞬時位相差に比例するエラー信号を出力します。変調された参照信号がキャリアとして位相同期ループに入力されると、このエラー信号は実際に復調された信号です。位相同期ループのブロック図位相同期ループのためのPCBレイアウト

6層スタックアップ EMC

EMC向上のための6層PCBスタックアップの設計 1 min Blog 6層のPCBは、高いネット数と小さいサイズを持つ様々なアプリケーションにとって、経済的で人気のあるスタックアップです。大きなボードは、4層のスタックアップで十分機能することがあり、信号層を犠牲にしてボードの各側間の隔離を確保できます。適切な6層スタックアップを使用すると、異なる層間のEMIを抑制し、高いネット数を持つファインピッチコンポーネントを収容できます。しかし、4層または8層のスタックアップを使用する方が理にかなっている場合もあり、この判断をするためには、ボード内のプレーン層の機能を理解することが役立ちます。電源、グラウンド、信号プレーンはいくつ必要ですか？この質問への答えは非常に重要であり、実際にはボードのアプリケーションに大きく依存します。限られたスペースで密度の高いボードをルーティングしているが、すべてが低速またはDCの場合、2つのプレーン層と4つの信号層で十分なことがよくあります。しかし、その場合、創造的なレイアウトとルーティングで層数を4層に減らすことがよくあります。 EMIへの感受性を大幅に減らす必要がある場合、代替のスタックアップを使用し、より多くの電源/グラウンド層と少ない信号層を選択するべきです。これがデジタルボードまたは混合信号ボードである場合、信号を平面層に対して配置し、密接に配置された電源/グラウンド平面ペアを使用することで、EMI問題を引き起こすことなくボード全体に自由にルーティングするための柔軟性を得ることができます。シールド缶のような不格好な解決策を必要とせずに、ボードの周りにさらにグラウンドを追加することも、大きな遮蔽効果をもたらすことができます。デジタル信号とアナログ信号を混合する場合、高周波と低周波の信号を混合する場合、またはこれらのすべての組み合わせの場合でも、6層PCBスタックアップの創造的な使用が可能です。ある時点で、より大きなボードやスタック内の層を増やす（またはその両方！）必要があるかもしれません。6層PCBスタックアップのための多くの信号/平面層の組み合わせがありますが、以下にいくつかの一般的なものを示します。 6層PCBスタックアップの例これを念頭に置いて、いくつかの6層PCBスタックアップの例を見てみましょう：信号+電源/グランド/2信号層/グランド/信号+電源この6層PCBスタックアップの例は、内部層の低速トレースを外層のトレースから遮蔽する人気のあるエントリーレベルのオプションです。また、固体平面への密接な結合もあります。信号は、直交している限り、低周波数/遅い切り替え速度で、または内部層を通してルーティングできます。私は、互いおよび内層の低速/周波数トレースからそれらを遮蔽するために、高速デジタルおよび/またはアナログ信号を外層にルーティングするでしょう。以下に例を示します。これについては、アナログとデジタルを内層で混在させないでください。ただし、ボードの異なる領域にそれらを分離できる場合を除きます。しかし、デジタルとアナログのセクション間に分離が必要なその種の状況では、内部平面を持つ4層スタックアップで何とかなるかもしれませんし、創造的なレイアウト/ルーティングを行うか、または4層で好まれるSIG+PWR/GND/GND/SIG+PWRの配置を使用できます（ガイドラインについてはこちらを参照）。このタイプのスタックアップでは、レイヤー2を電源プレーンレイヤーにしないでください、また、L3+L4で平行にブロードサイド結合ペアを試みないでください。代わりに、信号レイヤー上でPWRをルーティングします。これに伴う主な問題は、電源とグラウンドプレーンレイヤー間のインタープレーン容量の欠如と、L1からL5への高インダクタンスのリターンパスです。これらのプレーンレイヤーが分離されているため、L1上の信号の予測不可能なリターンパスを補償するために、より多くのデキャップとグラウンドリターンビアが必要になります。この理由から、これらのボードは、正確なリターンパスの予測と追跡を必要としない電力またはDCシステムでのみ使用すべきでしょう。信号/GND/PWR/GND/信号/GND この6層PCBスタックアップの例は、高速信号に多くのデカップリングを提供する必要があるが、信号用に3層分の密度が必要でない基板にとって良い非対称スタックアップです。一つの例は、高速（L1）と低速（L5）の信号の混在で、これらは互いに隔離され、密接に配置されたPWR+GNDプレーンペアが高速電力整合性をサポートするための高いデカップリングを提供します。内部信号層は、2つのグラウンドプレーンの間に封入されるため、表面信号層から遮蔽されます。また、固体導体が効果的な遮蔽を提供するため、内部信号層がEMIの干渉を受けるのを抑制するのにも役立ちます。電源とグラウンドプレーンは、高速デジタルデバイスのための効果的なデカップリングを提供するために、おそらく密接に配置されるでしょう。このスタックアップの主な問題点は、下層のグラウンドを切り取って部品を配置するスペースを作らない限り、上層にのみ簡単に部品を配置できることです。つまり、基本的には片面基板を構築していることになります。これは製造にとって高価な提案であり、内部信号層へのビアを配置するために多くのドリリングが必要になります。これは、4層または8層のPCBスタックアップの利点を強調しています。8層スタックアップでは、内部層に隣接する電源/グラウンドの同様の配置を作成しながら、内部ルーティングや下層の部品/ルーティングも収容できます。信号/グラウンド/電源/信号/グラウンド/信号

制御が必要なルーティングインピーダンス

制御が必要なルーティングインピーダンス 1 min Blog 制御インピーダンスルーティングの設計アプローチは、高速PCB設計の重要な要素であり、PCBの意図した高速性能を確保するためには、効果的な方法とツールを採用する必要があります。したがって、PCB内のルートを慎重に設計しない限り、インピーダンスは制御されず、トレース全体を通じて点から点へとその値が変動します。そして、PCBのトレースが高周波数で単純な接続のように振る舞わないため、インピーダンスを制御することで、信号の完全性を保持し、電磁放射の可能性も減少させます。制御インピーダンスを決定するものは何か？ PCBのインピーダンスは、その抵抗、導電率、誘導性および容量性リアクタンスによって決定されます。しかし、これらの要因は、基板構造、導電性および誘電体材料の特性、導体の構造および寸法、および信号リターンプレーンからの分離、ならびに信号特性の機能です。基本的なレベルでは、トレースインピーダンス値はPCB構造から決定され、これらの要因によって生成されます：誘電体材料（コア/プレプレグ）の厚さ材料（コア/プレプレグ、はんだマスクまたは空気）の誘電率トレース幅と銅の重さ高周波を見ると、インピーダンスは銅の粗さ（スキン効果の増加を決定する）や損失正接（誘電体の損失）によっても決まります。設計で最も滑らかな銅を使用しても、銅張り積層板やプリプレグに粗い表面を確保するために、PCB製造では粗面化処理が使用されます。どんな場合でも、銅の粗さは常に存在します！典型的な構成まず、典型的な構成を見てみましょう。トレース構成にはいくつかの広いクラスがあります：シングルエンド：デジタル信号やRF信号を単独で運ぶ孤立したトレース差動トレース：等しく反対の極性で一緒に駆動される2つのトレース非共面：トレースが配線されている同じ層に追加の銅がないトレース構成共面：トレースと同じ層に接地された銅プールが含まれるトレース構成多層PCBを検討する際、設計者はトレースの制御インピーダンスが平面（リファレンス）によって遮蔽されているため、トレースの両側の平面間の誘電体の厚さのみを考慮すべきであることを覚えておく必要があります。ここに最も一般的な構成の例をいくつか示します： Er = 材料の誘電率 H

高速・高周波PCBにおける終端方法

高速・高周波PCBにおける終端方法 1 min Blog PCB設計者

PCB設計者

PCB設計者

PCB設計者高速デジタルシステムを扱う際には、終端の話題が必ず出てきます。ほとんどのデジタルシステムには、少なくとも1つの標準化された高速インターフェースがあり、または高速なエッジレート信号を生成する高速GPIOが存在する可能性があります。高度なシステムには、通常、半導体ダイ上に適用される終端を持つ多くの標準化されたインターフェースがあります。実際に終端が必要かどうかを判断した場合、どの方法を使用すべきでしょうか？実際には、多くのデジタルシステムではデジタル通信のための標準化されたバスを多くのコンポーネントが実装しているため、離散終端器の適用は非常に一般的ではありません。しかし、高速I/Oを持つ高度なコンポーネントを扱っている場合、離散コンポーネントで手動で終端を適用する必要があるかもしれません。このような状況が発生するもう一つの例は、特定のプロセッサーや FPGAで時々使用される特殊なロジックです。最後に、RF終端の問題がありますが、これはデジタルシステムの終端とは非常に異なります。終端の適用時期と方法上述のように、離散コンポーネントで手動で終端を適用する必要があるケースは限られています。あなたのインターフェースにはインピーダンス仕様がありませんデータシートには、手動での終端が必要であると記載されていますインターフェース仕様では、特定の終端（例： DDR、イーサネットのボブ・スミス終端）が要求されます RFとデジタルのインピーダンスマッチングはやや異なります。全体的な目標は同じです：伝送線に送信された信号は、伝播中に最小限の損失を経験し、受信コンポーネントによって正しい電圧/電力レベルで登録されるべきです。以下の表は、デジタルとRFで使用される終端方法を比較しています：デジタルチャネル RFチャネル終端帯域幅広帯域終端回路が必要狭帯域終端回路が必要電力損失特定の場合にはある程度の電力損失が許容される通過帯域での電力損失はないことが望ましい適用範囲

Customer Success Stories Benchmark Electronics Discover how Benchmark eliminated manual processes, improved cross-team visibility, and accelerated product development with Altium solutions.

組み込みRF設計: セラミックチップアンテナと基板トレースアンテナ

組み込みRF設計: セラミックチップアンテナと基板トレースアンテナ 1 min Blog 過去数年間にわたってカフェの文化は大幅に進化しており、新しいカフェの多くでは、店に何か独創的な工夫を加える新たな方法を探し求めています。カフェと本屋を組み合わせたり、特定地域のコーヒー豆の技術を持つバリスタを抱えるグルメ向けコーヒー、さらには猫カフェなどの変わり種も出現しました。しかし、結局のところ、カフェの客が求めているのは飲み物や軽食を口にする、友達と会って話をする、またはオフィスや家庭の外で何かの仕事を片付けることです。表面的な飾り付けで店を際立たせることもできるかもしれませんが、主要な概念は比較的変化しないものです。これは、プリント基板部品の選択肢の決定とよく似ています。長年にわたるロボティクス、AI、IoT開発とともに、小型、高性能、低コストの組み込みRFトランシーバーソリューションに対する需要は増え続けています。設計者がセラミックチップと基板トレースのどちらのアンテナタイプを選択するかを左右する主要な要因がコスト、基板レイアウト、専門技術であることは依然として変わりません。基板アンテナ: 使用周波数範囲の確認従来は、設計技術者はより信頼性の高いトレースアンテナについて目的の周波数範囲と出力のトレードオフを検討していました。今日の組み込みアンテナのハードウェアは、400MHz～5.5GHzの間の特定の帯域で動作するように割り当てられています。セラミックアンテナの実装がより信頼性が高く、安価で、使いやすくなるにつれ、この競争は過熱しつつあります。実際には、製造前に設計者が基板設計CADでプリント基板上に配置する単純なワイヤトレースの費用はわずかなものです。トレースアンテナは低コストであるにもかかわらず、依然としてセラミックチップアンテナが好まれることはよくあります。セラミックチップアンテナによって得られる小型化、実装の容易さ、環境からの干渉に対する耐性の高さがコストを相殺する場合があるためです。基板トレースアンテナ基板トレースアンテナは、特に小型で高信頼度の実装において、設計、実装、調整が難しいとされています。ワイヤアンテナと同様、トレースアンテナのサイズは目的の帯域幅の周波数で決まります。例えば低い周波数では、信号を共振させるにはトレースアンテナの長さをより長くする必要があります。セラミックチップアンテナと比較して、基板トレースアンテナには次のような利点があります。トレースアンテナは製造プロセスでプリント基板に組み込まれる最適に調整した場合、トレースアンテナはネットワークの信頼性と信号強度を高めると同時に広い帯域幅で動作できるトレースアンテナは薄型である基板トレースアンテナの欠点を以下に示します。特に低い周波数で、設計が困難である。基板レイアウトの変更の影響を非常に受けやすく、変更するごとに調整が必要となり、場合によっては製造のやり直しが必要セラミックチップアンテナよりもはるかに多くの面積を必要とする。特に低い周波数の設計ではこの問題が顕著である。多くの基板面積が占有されるため、設計のコストが増大するトレースアンテナは、環境からの干渉の影響を非常に受けやすい基板トレースアンテナは、製造後に設計者が物理的な変更を加えることができません。変更が必要な場合、ユーザーは設計を変更してから基板を再度製造する必要があります。基板アンテナはサイズが大きくなる可能性があり、設計/調整プロセスに時間を要する（通常、シミュレーションソフトウェアや大規模なテストが必要です）という性質が、基板の設計者が基板アンテナの代わりにセラミックチップアンテナを使う動機となる場合があります。