SPICE: Certainty for All Decisions

Design, validate, and verify the most advanced schematics.

Learn More

シグナルインテグリティ

リソースライブラリを参照して、PCB設計とシグナルインテグリティの詳細をご覧ください。

What is Signal Integrity? PCB Design Fundamentals xSignals in Altium Signal Integrity Stimulus Design Rules Basics of Signal Integrity Analysis

Filter

見つかりました

Sort by

ブロードバンドインピーダンス制御と信号整合性を確保する

高速信号の周波数範囲と帯域幅とは何か？ 1 min Blog 電気技術者

電気技術者

電気技術者

電気技術者高速信号の周波数範囲と帯域幅は、信号の整合性に影響を与えます。PCB内で広帯域信号を収容できる最高の設計ツールを使用してください。

高速データ処理におけるキャリー伝搬遅延

高速データ処理におけるキャリー伝搬遅延とは何か？ 1 min Thought Leadership 友達とのテキストメッセージのやり取りが完全に混乱することがあります。一つのテキストで5つの質問を行き来するのは簡単すぎて、すべてに返答しようとすると、私たちのメッセージの流れが完全にズレてしまいます。友達が尋ねたことすべてに実際に返答するのは、3つのテキストメッセージが経った後で、その時にはすでにまったく新しい話題に移っています。 PCBやIC内の論理回路間の信号遅延は、高速システムを扱うまで通常考える必要のないことです。PCBのデータレートと容量が増加し続けるにつれて、遅延を考慮に入れることは、デジタルデータがシステム全体で同期を保つために重要です。伝播遅延のレビュー PCB内の伝播遅延（より適切には伝送遅延と呼ばれます）に慣れていない場合、ここで説明します。デジタル信号がPCB内の2点間を移動するには、一定の時間が必要です。ネット内やシステム全体の複数の信号を同期させようとしている場合、信号がボード上のさまざまな点に同時に到着するようにする必要があります。この文脈での伝搬遅延は、PCB上の二点間を移動する信号の伝送遅延を指します。これはデジタル電子工学の教科書に記載されている伝搬遅延の定義と混同してはいけません。信号が同期していない場合、システムのビットエラー率が増加する可能性があります。デジタルデータを並列に処理する場合、ネット内の信号は同期されている必要があります。そのため、ネット内の全てのトレースの長さを最長のトレースの長さに合わせるべきです。差動ペアルーティングにおいては、スキューの補償も重要です。蛇行は、インピーダンスを維持しながら信号線にわずかな遅延を適用する最良の方法です。異なるトレースのジオメトリでは、わずかに異なる伝搬遅延が発生します。インピーダンス制御されたボードを扱っている場合、伝搬遅延の式は比較的単純で、ボード基板の相対誘電率に依存します。~100 Mbps以上のシステムを扱う場合は、ボード全体にわたって伝搬遅延を考慮する必要があり、インピーダンス制御設計を使用することが良いアイデアです。 PCB設計ソフトウェアに必要な分析ツールがあることを確認してください並列データ処理における伝搬遅延とスキューデータを並列処理する際、ビット間の伝搬遅延が適切に補償されない場合、追加のデータエラーが蓄積する可能性があります。ネット内の特定の並列は、より重要でないビットからの出力がより重要なビットへ適用される処理手順を決定する場合、より大きな遅延を必要とする場合があります。この一般的な考慮事項は奇妙に聞こえるかもしれませんが、次の例を考えてみてください。PCBやICで使用するためのリップルキャリー加算器を設計しているとします。このデバイスは基本的に、入力ビットを並列に処理する1ビット加算器のシリーズです。加算されるべき2つのデジタル数を構成するビットは、各加算器に並列に入力されなければならず、各加算器はキャリービットを生成することがあります。 LSBの加算器は、次に大きなビットにキャリービットを出力し、MSBまでこのように続きます。LSBから次に高いビットへの出力は、ある程度の伝搬遅延を経験します。また、各加算器の論理ゲートの立ち上がり時間による全体のスキューも考慮する必要があります。各加算器のキャリービットと入力ビットは同期を保つ必要があり、キャリービットの伝搬遅延と蓄積されたスキューは、より高い桁の入力ビットをわずかに遅延させる必要があります。各桁間の合計遅延は、加算器間で信号が移動する伝搬遅延と、加算器内の全論理回路の立ち上がり時間の2倍の合計に等しいです（両方の加算器が同じ論理ファミリーからのものであると仮定）。少数のビットを低速で扱っている場合、これはビット間の信号を非同期にすることはありません。しかし、例えば、32ビット数を1Gbps以上で扱う場合、MSBに到達するキャリービットの遅延は、隣接する加算器間のキャリー伝搬遅延の32倍になります。これは加算器全体でデータを非同期にすることができる非常に大きな遅延です。高い桁の加算器へのデータ入力の遅延を補うために、実際には各加算器に到達する入力ビットにいくらかの遅延を加える必要があります。次第に高いビットはより多くの遅延を必要とします。これを行う最も簡単な方法は、高位の加算器に入るトレースを迂回させることです。これにより、キャリービットの伝搬遅延と蓄積されたスキューを補正できます。高位の数字はより大きな遅延を必要としますが、加算器に入力されるビットのペアは同期されている必要があります。この遅延を適用する最も簡単な方法は、各加算器に入るトレースのペアを迂回させることです。迂回を適用する際には、各加算器のトレースのペア間に少し余分なスペースを確保してください。シミュレーション結果を信頼できることを確認してください

SRAMユーザーのためのPCB設計のヒント：データ損失を防ぐ方法

SRAMとは何か？PCB設計のヒントとデータ損失の防止方法 1 min Thought Leadership SRAMは電源が切れるとデータを失います。編集ソフトウェアの最高の発明の一つは、最悪のタイミングでマーフィーの法則が発動するのを防ぐオートセーブ機能です。数十年前、オートセーブ機能が存在しないことが、「保存」ボタンを押すことを渋っていた私にとって悪化し、重要な大学の課題の数ページが文字通り消去されたとき、私はほとんど泣きました。電子機器では、SRAMを設計する際の課題を認識していないと、静的ランダムアクセスメモリ（SRAM）に格納されているデータ全体を失うリスクがあります。これは、SRAMが重要な変数を格納している場合、特にハードウェアの予測不可能な動作を引き起こす可能性があります。 SRAMとは何か、そしてどのように機能するのか？ SRAMは、組み込みシステム設計で一般的に使用される不揮発性メモリです。ロジカルビットで情報を格納し、動作電圧が供給されている限りその値を保持します。電源が切断されると、SRAM全体がデフォルト値、通常はロジック1に相当する値にリセットされます。 SRAMの内部は、複数のセルによって構成されています。これらのセルには、いくつかのトランジスタによって制御されるバイステーブルフリップフロップが含まれています。特定のアドレスに情報が格納されると、いくつかのフリップフロップがデータのデジタル値を表すように適切にラッチされます。 SRAMは電源が切れると情報を保持できないにもかかわらず、追加の作業用メモリが必要な設計で定期的に使用されます。FlashやEEPROMなどの他の揮発性メモリコンポーネントと比較して、SRAMは無視できる読み取りアクセス時間を持ち、データはランダムなメモリアドレスに書き込むことができます。他の電子部品と同様に、SRAMは年々改良されてきました。SRAMが40ピン以上の大型コンポーネントであり、並列アドレスバスがまだ一般的なインターフェースだった時代は過ぎ去りました。今日のメモリメーカーは、 SPIやI2Cのようなシリアルインターフェースを備えたSRAMを生産し、フォームファクターを8ピンまで大幅に削減しています。 SRAMを設計する際の主要な考慮事項 SRAMの設計にさらなる考慮を払うことで、大きな違いが生まれるかもしれません。 SRAMを使った設計は簡単な作業のように思えるかもしれません。結局のところ、ピン数が少ないメモリチップを使った設計が何が難しいのでしょうか？しかし、経験上、実際には多くの問題が発生する可能性があることを学びました。部品選択から製造後の問題に至るまで、多くの問題に遭遇する可能性があります。ここでは、初心者レベルのPCB設計者に役立ついくつかのヒントを紹介します：メモリ容量最大容量のSRAMを選ぶべきでしょうか？それともプロジェクトの要件に合ったものを選ぶべきでしょうか？これは、ファームウェア開発者を悩ませる質問であり、ハードウェア設計者にとってはそうではありません。メモリメーカーは通常、同じ物理パッケージで異なる容量のSRAMを導入します。これは、メモリ容量の選択が変わっても設計を変更する必要がないことを意味します。インターフェースタイプ SRAMでよく使用されるインターフェースにはSPIとI2Cがあります。SPIはデータの書き込みと読み出しに4つの物理ピンを必要としますが、I2Cは2つの物理データ接続のみを必要とします。一般に、SPIはより高速なアクセスを提供しますが、SPIバス上の各ICに個別の制御信号が必要です。I2Cは、複数のメモリチップがマイクロコントローラに接続されている場合に理想的で、データ信号とクロック信号のみが必要です。デカップリングコンデンサ革新的な不揮発性メモリー、フラッシュや FRAMのようなものが登場している今、バッテリーバックアップSRAMを設計することはほとんどないでしょう。これにより確かにSRAMの設計は容易になりますが、安定した電源供給の重要性を見落としてはいけません。SRAMのVccピンにできるだけ近い場所にデカップリングキャパシタを配置することを常に確認してください。電源の不安定さによるデータの破損は、絶対に避けたい最後の事態です。デカップリングキャパシタは、グラウンドバウンスの問題を防ぐのにも役立ちます。

PCB設計におけるEMI制御の習得：より良いEMIのためのクロストーク防止 1 min Blog PCB設計者

PCB設計者

PCB設計者

PCB設計者シリーズの第6回目へようこそ、 PCBデザインにおけるEMI制御の習得です。この記事では、クロストークが信号の整合性とEMIにどのように影響を与えるかを探り、デザインでこれにどう対処するかについて議論します。図1 - Altium Designer®でのPCBデザインの例クロストークは、現代のプリント基板（PCB）デザインで最も頻繁に遭遇する問題の一つです。PCBの密度が増し続けるにつれて、この現象はさらに一般的になっています。より多くの高速インターフェースを、より小さなボードのエリアに統合するという傾向は、この課題を悪化させます。コンパクトなレイアウトはトレース間の近接を引き起こし、クロストークの可能性を大幅に高めます。本質的に、信号のクロストークは、あるネット（またはトレース）から別のネットへの電気信号の意図しない転送を指します。これは、あるトレースを伝わる信号が生成する電磁場が隣接するトレースと相互作用するときに発生します。この文脈では、元の信号を運ぶトレースは一般に「アグレッサー」と呼ばれ、望ましくない信号を受け取るトレースは「ビクティム」として知られています。図2 - クロストークが回路でどのように現れるかの例電磁干渉（EMI）の分野では、クロストークは非常に重要です。これは、システム内の干渉の原因となるだけでなく、他のデバイスを乱す電磁放射の源にもなり得るからです。クロストークに関して重要なのは、信号電流が伝播する信号トレース間だけでなく、リターン電流がその源へ戻るリターン参照導体でも発生するということです。ここでは、「グラウンドバウンス」といった現象が発生しますが、これもリターン参照導体で起こるクロストークの一例です。クロストークとその影響を理解するクロストークの現象は主に2つの理由で発生します：導体間の静電容量結合と誘導結合です。2つ以上のトレースが非常に近くに配置され、信号の電圧と電流が時間とともに変化すると、信号トレースの端（アグレッサーと呼ばれる）のフリンジフィールド（電場と磁場）が近くのトレース（被害者）に結合し、これら近くのトレースに望ましくないノイズを引き起こします。 PCB設計者の仕事は、EMIを効果的に減少させるために、これらのフリンジフィールドが他の導体に与える影響を最小限に抑えることで、ノイズが一つのトレースから別のトレースへ伝播しないようにすることです。図3 -

PCB設計におけるEMI制御の習得：PDNのためのデカップリング戦略 1 min Blog PCB設計者

PCB設計者

PCB設計者

PCB設計者 PCB設計におけるEMI制御をマスターするシリーズの第5回目へようこそ。この記事では、電力分配戦略についてさらに深く掘り下げ、PCBプロジェクトにおける電磁干渉（EMI）性能を向上させるための最適化方法について議論します。図1 - Altium Designer®でのデカップリング戦略の例デジタルプリント基板上でEMIを制御し、信号整合性を向上させる上での重要な要素は、効果的なデカップリング戦略を実装することです。これらのアプローチは、基板上の集積回路（IC）にクリーンで安定したエネルギー供給を保証します。これを達成するために、PCB設計者は、高速スイッチングICのエネルギー需要を満たす強力な電力供給ネットワーク（PDN）を作成する必要があります。これにより、電源から適切な電流量をICが受け取ることを保証します。効率的かつタイムリーにエネルギーを供給するPDNを設計することは挑戦的です。これには、損失を減らし、高性能のためのインピーダンスニーズを満たすことが求められます。データレートと信号速度が増加し続ける中、低インピーダンスのPDN（Power Delivery Network）を設計することがより重要かつ困難になっています。これは、インピーダンスプロファイルが送信される信号の周波数と密接に関連しているためです。これらの要因をバランスさせることは、PCB設計の性能を維持し、EMI（電磁干渉）の問題を最小限に抑えるために不可欠です。効果的なパワーデリバリーネットワーク（PDN）を設計する際には、デカップリングキャパシタの組み込みや、スタックアップ内でのパワープレーンや銅ポリゴンの使用など、いくつかの一般的な技術が使用されます。しかし、広く受け入れられている方法や神話の中には、実際には効果がないだけでなく、ボードの性能に悪影響を及ぼすものもあります。アンチレゾナンス一つの人気のある技術は、10nFから1µFまでの異なるサイズの複数のキャパシタを使用することです。大きなキャパシタが集積回路（IC）にエネルギーを供給し、小さなキャパシタが高周波ノイズをフィルタリングするという考え方です。このアプローチは論理的に思えますが、PDNの全体的なインピーダンスを減らそうとするときに実際には逆効果になることがあります。逆効果になる理由は、実際のキャパシタは理想的に振る舞わず、高周波数で顕著になる寄生効果を持っているためです。コンデンサは、その共振周波数までのみ容量性インピーダンスを示します。この点を超えると、コンデンサのパッケージ内の寄生成分がインピーダンスに影響を与え始め、コンデンサの振る舞いがより誘導性を帯びるようになります。全体の容量を高め、インピーダンスを低くするために異なるサイズのコンデンサを使用する試みは、重大な課題を提示することがあります。これは、各コンデンサが独自のインピーダンスプロファイルを持ち、その特有の特性によって影響を受けるためです。各コンデンサは異なる共振周波数も持っており、これらのインピーダンスプロファイルが互いに重なる状況につながります。このインピーダンスプロファイルの重なりは、特定の周波数でより高いインピーダンスピークを引き起こします。これらのピークは、コンデンサのさまざまな共振周波数間の相互作用によって発生します。図2 - アンチレゾナンス — 異なるインピーダンスプロファイルを持つ異なるサイズのコンデンサを並列に配置する効果。出典: fresuelectronics.com

EMI Series Part IV

PCB設計におけるEMI制御の習得：低EMIのためのPCB設計方法 1 min Blog PCB設計者

PCB設計者

PCB設計者

PCB設計者 PCB設計におけるEMI制御をマスターするシリーズの第4回目へようこそ。 PCB設計におけるEMI制御のマスタリング。この回では、効果的なPCB設計に不可欠な電磁干渉（EMI）の管理に関する高度な側面を探ります。プリント基板（PCB）を設計する際の主な課題は、設計が放射された排出と導かれた排出の両方のテストに合格できるようにすることです。これは、規制基準を満たし、意図した環境でPCBが適切に機能し、他のデバイスやシステムへの干渉を引き起こさないようにするために重要です。同様に重要なのは、外部および内部の排出に対する免疫を達成することで、最終製品の信頼性と性能を確保することです。図1 - Altium Designer®でのPCB設計の例電磁干渉（EMI）の設計では、排出は主に回路内の電流の変化によって引き起こされることを理解することが重要です。これは、内部の電流変化により、すべての回路が必然的にある程度の電磁放射を発することを意味します。設計者にとっての主な課題は、この放射の程度を管理し制御することです。より良い電磁両立性（EMC）を達成するためには、これらの電磁放射を効果的に含有し最小限に抑えるプリント基板を設計することに焦点を当てる必要があります。これには、2つの主要なタイプの放射を対処することが含まれます：差動モード電流による放射；共通モード電流による放射。図2 - 回路内の差動モード電流と共通モード電流（共通モード電流の戻り経路は示されていません）。参照：Dario Fresu これらの電流を理解する最も簡単な方法は、差動モード電流を異なる経路を通って「反対方向」に流れるものと考えることであり、共通モード電流は回路の経路に沿って同じ「共通」の方向に流れます。差動モード電流からの放射を最小限に抑える方法差動モード電流は、回路の正常な動作に不可欠です。これらの電流は、集積回路（IC）とコンポーネントの間を流れ、PCB内の回路の設計の一部です。

高速PCBでACカップリングコンデンサを使用する方法

高速PCBでACカップリングコンデンサを使用する方法 1 min Blog 電気技術者

電気技術者

電気技術者

電気技術者高速インターフェース、例えばSFPコネクタのTXおよびRXライン、PCIeレーン、メディア独立インターフェース（MII）ルーティングでは、ドライブコンポーネントと受信コンポーネントの間にACカップリングキャパシタを使用します。ACカップリングキャパシタは単純な機能を果たします：差動信号からDCバイアスを取り除き、受信側で感知される差動電圧が特定の範囲内になるようにします。受信側は、そのオンチップまたは外部終端回路の一部として、受信した差動信号に自身のDCバイアスオフセットを復元できます。これは、DCカップリングがマッチした抵抗器を使用し、回路の各側がDCバイアスを必要とするものの、受信チップ上でバイアスを内部的に設定するメカニズムがない場合と異なります。 ACカップリングキャパシタに関する大きな議論と、それらを高速チャネルでどのように使用すべきかについては、2つの領域に分かれます：キャパシタはどこに配置すべきか？ドライバーに近い場所、受信側に近い場所、または配置は重要ではないのか？キャパシタの下にグラウンドカットアウトを配置すべきか？これはスタックアップ全体を通過し、他のすべての信号に対するルーティングキープアウトとして機能すべきか？この記事では、これらの点について調査します。私の立場は明確であり、この問題について語った他のSI専門家と一致しています。リンクの両端の終端がチャネル帯域幅内にある場合、ACカップリングコンデンサの位置は重要ではないはずです。もちろん、リンクの両端の終端品質にはわずかな偏差があり、終端は決して目標インピーダンスで完璧ではないため、実際のチャネルではこの振る舞いからわずかに逸脱する可能性があります。 ACカップリングコンデンサの選択差動伝送線路に配置されたACカップリングコンデンサは、周波数の関数としてインピーダンスの不連続のように見えます。非常に低い周波数では、ACカップリングコンデンサは非常に大きなインピーダンスを示し、信号の低周波成分をブロックします。非常に高い周波数では、ACカップリングコンデンサは信号に対して透明であるように見え、ACカップリングコンデンサを通して見た入力インピーダンスは伝送線路のインピーダンスのように見えます。コンデンサのパッドやコンデンサのESL値からの他の寄生要素を除けば、ACカップリングコンデンサは非常に高い周波数で最大の信号を通過させると期待されます。これにより、AC結合された差動チャネルで有効ないくつかのシンプルなコンデンサ選択および配置ガイドラインが提示されます：差動ペアに沿ってキャパシタを対称的に配置し、必要に応じてトレースをパッケージにファンアウトさせてください。トレースの幅を超えないパッケージサイズとフットプリントを選択してください。小さいパッケージサイズを好むと、ESL値が低くなります。典型的なキャパシタの値は10 nFまたは100 nFです。次に、配置ガイドラインを見て、その指導が文脈化できるかどうかを確認しましょう。 ACカップリングキャパシタの位置上記の要因はACカップリングキャパシタの選択に対処していますが、キャパシタを配置すべき場所については対処していません。この点に関するガイダンスも半導体メーカーによって大きく異なり、専門家からのガイダンスはしばしば文脈を欠いています。これらのキャパシタをどこに配置すべきかを見るために、ドライバー、レシーバー、またはその間のどこかにこれらのコンポーネントを配置する決定をサポートするかもしれないテストデータとシミュレーションデータを見てみましょう。 ACカップリングキャパシタのテストデータまず、ドライバーとレシーバーの両方にACカップリングキャパシタを使用する差動チャネルでのアイダイアグラムを示すテストデータを見てみましょう。以下の画像は、 EverExceedが提供したテストデータを示しており、このテストデータはアイダイアグラムを使用して二つの状況を比較しています。各ケースで、ACカップリングキャパシタは4.1インチのインターコネクトに沿って配置され、ドライバーまたはレシーバーからそれぞれ100ミルの位置にACカップリングキャパシタが配置されました。