SPICE: Certainty for All Decisions

Design, validate, and verify the most advanced schematics.

シミュレーションと解析

Filter
Clear
シミュレーション駆動型PCB設計 シミュレーション駆動設計は、PCBの信号問題などを解決できます 電子業界や研究分野で働いている場合、シミュレーションが日常的な作業の一部である可能性があります。よりシンプルなシステムは直感に頼って設計され、設計完了後にシミュレーションされますが、高周波で動作するまたは非常に高いデータレートを必要とするより高度なシステムは、PCBレイアウトが完了する前後に資格が必要です。シミュレーションソフトウェアは、多くの高度なシステムのPCB設計において、より重要な役割を果たさなければなりません。 残念ながら、多くのシミュレーションツールは、PCB設計ソフトウェアのユーザーによる使用を想定して作られていないため、ほとんどの設計者にとって直感的ではありません。しかし、これらのシステムは使いやすさの面で大きく改善されつつあり、設計プロセス内での使用がシミュレーションツールを非常に強力にするものです。 PCBシミュレーションで調べるべきこと 電子設計におけるシミュレーション駆動型設計は、設計ツール、データ管理システム、およびシミュレーションアプリケーション間のインターフェースを作成することから始まります。今日のプロの電子設計チームは、電気、機械、熱、および信頼性の分野にまたがる経験を持つ多機能チームです。設計チームは、物理設計データを迅速に共有し、シミュレーションモデルをエクスポートし、設計評価シミュレーションを実行するのに役立つシステムを必要としています。 PCBのシミュレーション駆動型設計プロセスは、3つの広範な領域にわたり、特定のプロセスに従います: 回路シミュレーション 基板レベルのシミュレーション 組立シミュレーション このプロセスは反復的であるため、以前のステップに戻ることを示す矢印を描きます。回路シミュレーションの結果で問題が特定された場合、回路設計を修正するために回路図に戻る必要があります。PCBシミュレーションの段階で、結果は回路、PCBレイアウト、またはその両方の修正を必要とすることを示すかもしれません。これは、EMIシミュレーション、SI/PI、および熱シミュレーションの場合に当てはまります。これらの結果はすべて、回路に必要な変更を示す可能性があり、それによってPCBレイアウトの変更を余儀なくされるかもしれません。 回路シミュレーション(伝送線を含む!) SPICEを使用する人は、回路シミュレーションについてよく知っています。SPICEシミュレーションでは、時間領域と周波数領域の両方で、重要な振る舞いの広範囲を調査し評価することができます。SPICEシミュレーションは、回路設計者の主要な支柱であり、基本的な アナログ回路と電力回路が意図した機能を提供するかどうかを決定する 後のシミュレーションで回路の電力期待値を使用する 精密回路のコンポーネント許容差を検証する 現象論的論理回路で特殊ロジック機能を検証する これらのタスクは、コンポーネントのモデル定義が利用可能である限り、SPICEシミュレーションで実行できます。上記のエリアのいずれかは、それ自体の記事のスペースを取る可能性がありますが、ここではそれらの点については触れません。 デジタル信号の整合性やRF信号のシミュレーションが回路やスキーマティックレベルで必要なシステムは、はるかに高度であり、その構造の振る舞いを定義する等価回路モデルまたは線形ネットワークが必要です。これらの構造を回路で使用するシミュレーションでは、ネットワークパラメーター、 通常はABCDパラメーターや他の線形ネットワークパラメーターセットを使用して、線形コンポーネント間で簡単にカスケードできます。 意図したスタックアップで候補となる伝送線またはRF構造を設計する Sパラメーターや伝達関数を使用して、通常はその性能をシミュレートする
Altium Designerにおけるクロストークの低減と排除の技術 PCB設計におけるクロストーク分析、低減、および排除技術 デジタルボードに多数のトレースを設計している場合でも、非常に高い周波数で動作するRFボードを設計している場合でも、信号が伝播するあらゆる電子デバイスはクロストークを経験します。問題はそのクロストークがシステムが機能しないほど極端か、あるいはクロストークが何らかの許容範囲内にあるかどうかです。「許容」クロストークレベルの普遍的な基準はありませんが、シミュレーションと測定を通じて問題があることがわかった場合、クロストークを減らすために使用できる非常にシンプルな方法があります。 この記事では、高速設計でクロストークを減らすための確実な方法をいくつか見ていきたいと思います。常に好ましい結果をもたらすシンプルな3つの方法を概説します。もう1つの方法も改善を提供する可能性がありますが、新しい信号整合性の問題を作り出さないように、追加の分析やシミュレーションが必要です。 PCB設計におけるクロストークとは何か? 非常に単純に定義すると、クロストークは信号を運ぶ相互接続(攻撃者)が、その信号を隣接する相互接続(被害者)に誘導的または容量的に結合させる現象です。これは双方向であり、被害者と攻撃者を入れ替えても、他の条件が同じであれば、両方向にクロストークが発生すると予想されます。クロストークは信号が変化している間にのみ発生し、つまりデジタル信号のエッジレートの間に発生します。アナログ/ RF信号の場合、攻撃者の信号が常に変化しているため、隣接する相互接続上に位相がずれたレプリカが発生することがあります。純粋なDC信号はクロストークを引き起こしませんが、クロストークの被害者になることがあります。 以下に示されているように、クロストークと被害者の相互接続上のクロストーク信号の強度を決定する方程式を示す簡単なグラフィックがあります。ここで示されているクロストークは、次の2つのタイプに分けられます: 近端クロストーク(NEXT、赤い曲線)、時々背景クロストークと呼ばれる 遠端クロストーク(FEXT、緑の曲線)、時々前方クロストークと呼ばれる 両方のクロストークは、2つのトレース間の相互インダクタンス(Lm)と相互キャパシタンス(Cm)によって媒介されます。これら2つの効果が合わさって、被害線のドライバ側と受信側で見られるクロストークを決定します。 クロストークを支配する数学に興味があるなら、FEXTは理想的な場合には消去できることに気づくでしょう。これはFEXTの方程式における負の符号によって示されています。理想的で完全に対称なストリップラインでは、FEXTはゼロになりますが、実際にはクロストークがゼロになることはありません。 この基本的な導入を説明したところで、最も簡単なクロストーク削減技術を見てみましょう。 Altium Designerで使用できるクロストーク削減技術 デジタル信号を使用し、それらの信号が十分に速いエッジレートを持って顕著なクロストークを生じさせるPCBを設計している場合は、常にこれらの信号をグラウンドプレーンの上を通すように配線するべきです。これは、最低限、信号の立ち上がり時間がns範囲またはそれ以下に短縮されるデジタル設計において、 SIG+PWR/GND/GND/SIG+PWRスタックアップを使用することを意味します。 このタイプのスタックアップでグラウンドプレーン上をルーティングすると、必要に応じて50オームに設定できる定義されたインピーダンスが提供されるため、指定されたインピーダンス要件を持つ標準化された単端および差動インターフェースをサポートできます。これにより、トレースの幅が特定の値に設定され、その後、トレース間の間隔値を設定するために使用できます。 クロストーク削減のためのトレース間隔の拡大 被害トレース上のクロストークの強度を減らす最もシンプルで効果的な方法は、トレース間の間隔を広げることです。トレースが近接している場合、攻撃トレースの周囲の電気および磁気場が強くなり、その結果、被害トレース上のクロストークも強くなります。したがって、間隔を広げることは間違いなく線間のクロストーク削減を生み出します。 「3W」ルールとして知られる 基本的なPCB設計の経験則があり、それは次のように述べています: