Mobile menu
PCB Design and Layout
ホーム PCB Design and Layout

PCB Design and Layout

Create high-quality PCB designs with robust layout tools that ensure signal integrity, manufacturability, and compliance with industry standards.

Filter
見つかりました
Sort by
役割
ソフトウェア
コンテンツタイプ
適用
フィルターをクリア
DevOpsを組み込みシステムで使い始める方法：ATmega328Pを使用して DevOpsを組み込みシステムで使い始める方法：ATmega328Pを使用して 1 min Blog 電気技術者 電気技術者 電気技術者 DevOpsとアジャイル手法は、コラボレーション、自動化、および継続的な改善を重視することでソフトウェア開発を変革しました。DevOpsの原則を私の設計とプロジェクトに適用することは、効率と信頼性を高めるゲームチェンジャーとなりました。この記事では、 既存の組み込みシステムプロジェクトの継続的インテグレーション（CI）ワークフローを設定する方法を説明します。このプロジェクトは ATmega328Pマイクロコントローラを使用しています。この記事の終わりまでに、これらの実践が開発プロセスを合理化し、より高品質な製品を提供する方法を見ることができます。 組み込みシステムのためのDevOpsとアジャイルを理解する DevOpsは、ソフトウェア開発（Dev）とIT運用（Ops）を連続的な流れに統合する、ソフトウェア界で人気のある一連の実践です。ソフトウェア界では、ソフトウェアを開発し、「壁を越えて」運用担当者に顧客への展開を任せるのが一般的でした。DevOpsは、その壁を取り除くだけでなく、プロセス全体を自動化する方法を導入しました。ハードウェアの世界では、製品開発と生産の間に類似点があり、設計を製造エンジニアリングチームに「壁を越えて」投げ、生産の準備が整うように常に確認します。 組み込み製品設計では、ソフトウェアを生産を通じて進める必要がありますが、これまで以上に迅速に動き、可能な限り最高の品質で提供するという課題に直面しています。DevOpsの原則を用いることで、これらの課題のいくつかを解決することを目指しています。 ハードウェアの依存性: 組み込みシステムはハードウェアとそれらのPCBの特定のリビジョンに依存しています。これは、自動化され高度にスケーラブルになるように合理化されていない場合、テストと展開を複雑にする可能性があります。DevOpsの実践は、ハードウェアとソフトウェアの両方に同じセットアップを使用し、自動化された継続的インテグレーション（CI）システムを通じてこれらのプロセスを自動化することで助けます。 長いビルド時間: 組み込みソフトウェアのビルドは設定が難しく、ビルド時間が長くなることがあります。CIは、ビルドをクラウドにオフロードすることでこのプロセスを自動化し、加速します。これにより、通常開発者がアクセスできないより強力なインスタンスを利用できます。 手動テスト: 実際のハードウェアでのテストは不可欠ですが、しばしば手動で、退屈で、時間がかかります。ハードウェア・イン・ザ・ループ（HIL）テストを通じた自動化は、効率と精度を向上させ、CIシステムで設定された自動テスト機器のセットアップにオフロードすることができます。 DevOpsの原則を適用することで、ビルド-テスト-デプロイのパラダイム内でアジャイル手法を使用して迅速に反復し、生産にリリースしたい追加機能ごとに進めることができます。 全体の仕組み 「ビルド、テスト、デプロイ」という言葉は、DevOpsを議論する際によく耳にする一般的な言葉のセットです。組み込みシステムでは、私たちも同じことを行います。なぜなら、私たちのデプロイメントも製造（そして最終的な顧客）に向けて行われるからです。 プロジェクトのリポジトリでは、組み込みDevOpsのエンドツーエンドのワークフローを推進するためにGitlab CIを使用しています。私たちは「パイプライン」と呼ばれるものを使用して、ソフトウェアのコンパイル、ターゲット上でのテストの実行、または公式パッケージとしてのリリースなど、特定のタスクを達成するジョブを作成します。Gitlabでは、パイプラインはこのような順序で実行されるジョブの集合です： 図1: GitlabのATmega328P DevOpsワークフローで使用されるパイプラインの例 記事を読む
マルチボード設計ツールがあなたの電子プロジェクトを変革する方法 マルチボード設計ツールがあなたの電子プロジェクトを変革する方法 1 min Blog PCB設計者 PCB設計者 PCB設計者 マルチボードPCB設計ツールは、エレクトロニクスエンジニアに新しい機能を提供し、ユニークな製品設計を可能にします。 記事を読む
エレクトロニクス文化を再びクールにする：The Circuit Pulse Show エレクトロニクス文化を再びクールにする 2 min Podcasts OnTrack Podcastへようこそ！このエピソードでは、Circuit Pulse Showの特別ゲスト、Inga Woods-WaightとJoel Higginsと共に、鮮やかなエレクトロニクス文化に深く潜り込みます。彼らがどのようにしてエレクトロニクス文化と技術を楽しく、アクセスしやすくし、若い視聴者を引き込み、エレクトロニクス業界の教育コンテンツを革命的にしているかを発見してください。エレクトロニクス設計に情熱を持ち、業界のトレンドに最新の情報を得たい方は、このエピソードは必見です！ エピソードを聴く： エピソードを視聴する： エピソードのハイライト： • PCB設計の洞察とヒント • エレクトロニクスコミュニティのための魅力的なコンテンツ • 教育用エレクトロニクスビデオの台頭 • IngaとJoelの旅と成功の物語 さらに多くのリソース： LinkedInで Inga 記事を読む
複雑なエンジニアリングプロジェクトでより速く反復する 49 min Webinars システムエンジニア/アーキテクト システムエンジニア/アーキテクト システムエンジニア/アーキテクト

Valispaceが要件とシステムエンジニアリングの世界をどのように変革しているかを学びましょう。これにより、チームは超高速での設計反復を行い、標準や規制に準拠しながら品質の高い製品を開発することができます。

 時計
プロがマルチボードプロジェクトの製造を管理する方法 プロがマルチボードプロジェクトの製造を管理する方法 1 min Blog PCB設計者 電気技術者 PCB設計者 PCB設計者 電気技術者 電気技術者 プロの設計チームがマルチボードPCB製造プロジェクトをどのように管理しているかを見てみましょう。エンタープライズレベルの管理ツールでデータを追跡しましょう。 記事を読む
BGAピンピッチのシグナルインテグリティ 224G-PAM4および448Gにおける信号整合性へのBGAピンピッチの影響 1 min Blog PCB設計者 PCB設計者 PCB設計者 PCB業界は、製造と信号整合性の両方の面で、常に半導体パッケージングに遅れをとっているようです。業界がデモから生産へと移行する224Gインターフェースを楽しみにしている中、Ethernet AllianceやSNIA/SSFのような組織は、超高データレートの次世代に焦点を当てています。28GHzから56GHzの帯域幅に達すると、信号整合性に影響を与える主要な要因が再び変化し、パッケージからPCBへのインターフェースでの損失と信号歪みが増加します。 これは、誘電体から銅の粗さへの損失プロファイルの変化が原因ではありません。理由は、PCBへの垂直遷移の構造、特にBGAパッケージの下側にあるものによるものです。BGAファンアウトルーティングのためのビア設計は、224G-PAM4および次世代448Gデータレートでの信号整合性に大きく影響を与える主要な要因です。業界がこれらの高速データレートに目を向けるにつれて、56GHzでのパッケージングとPCB構造における信号整合性を決定する要因は、448Gで必要とされるより高いチャネル帯域幅でも適用されます。 以下で見るように、56G-NRZや112G-PAMで機能したBGAおよびコネクタのピンピッチとサイズは、224G-PAM4では機能しない可能性があり、448Gでは確実に機能しません。これらの構造が信号整合性にどのように影響するか、およびPCB内およびパッケージング内でのMIAおよびボールアウト遷移を評価するために使用されるべき重要な指標を見ていきます。 224G PAM4で信号整合性にBGAピッチが重要な理由は? 224G PAM4インターフェースはナイキスト周波数が56 GHzであり、これは チャネル帯域幅がDCから少なくともこの値まで広がることを要求します。56 GHz近くでは、PCB内のBGAパッケージに接続する典型的なボールおよびビア構造は、電磁場共鳴とほぼ一致するサイズおよび長さのスケールを持っています。これらの共鳴に達すると、私たちは重大な帯域幅制限効果を見始めます。そして、これらの共鳴がピンピッチの関数であるため、これらの周波数で作業する際にはパッケージ設計の一部としてこれを考慮する必要があります。 56 GHzまで正確な入力インピーダンスマッチングを持つビアを設計することは、関連する課題です。以下の理由により関連しています： 56 GHz帯域幅で動作する差動インターフェースは、帯域幅仕様全体でマッチした入力インピーダンスを必要とします ビアは、56 GHz以下で電磁場の局在が不足するために放射を開始する可能性があります その後、信号ビアの周りの電磁場の局在を復元するためにステッチングビアが必要になります 差動ビアのアンチパッドと層の厚さは、異なる周波数範囲でビアの入力インピーダンスに影響を与えます 56 記事を読む
PCBレイアウト複製に関する記事 PCBレイアウトの複製：テスト治具に最適なツール 1 min Blog PCB設計者 PCB設計者 PCB設計者 Altium Designer 24の「レイアウト複製」機能は、素晴らしい設計ツールから期待されるすべてを体現しています。それは、ミッションにとって重要でありながら実行するには退屈なタスクを引き受けます。小さなPCBの配列のための生産テストフィクスチャを配置したことがある人なら、精度が求められる一方で、回路を何度も配置してルーティングする繰り返しの作業の間で綱渡りをしているようなものだと知っています。 同じ回路を何度もレイアウトしなくて済む時間があれば、何ができるか想像してみてください…退屈なレイアウトに直面している初心者エンジニアにとって、このようなツールは、特に昼食が少し贅沢に感じられる長く退屈な日に、数多くのエラーを防ぐことができます。そして、最終結果が完璧に一致した回路の配列を明らかにしたとき、それはプロジェクトが終了すると満足感を持って振り返ることができる満足のいくイメージです。 レイアウト複製は数クリックで行え、 Altiumのドキュメントを読まずにすぐに実装できます。さらに、ソフトウェアには出力を表示する「プレビュー」ペインが含まれており、新機能を実装する際によく使用される試行錯誤の必要性をなくします。 したがって、プレビューペインに特定のビアが表示されない理由について疑問に思っている場合は、プレビューで全てが一つにまとまるまでオプションをいじってみてください。
賢明なAltiumユーザーなら、複製が完了した後にすべての設計ブロックのレイアウトに小さな調整が必要になった場合に何が起こるか疑問に思うかもしれません。レイアウト複製は非常に使いやすいですが、過去の設計ブロック複製の設定/メモリ/リンクを保持しません。これは、任意の調整をコピーするためにツールを最初から再度実行する必要があることを意味します。一部の変更はすべてのブロックに適用するために数クリックだけで済む場合がありますが、他の変更はちょうど良く調整するために手動での調整が必要になる場合があります。 既に、設定とリンクを保持して過去のレイアウトを更新するプロセスを容易にするために設計されたツールや技術があります。例えば、Altiumのマルチチャネル設計機能は、スキーマティクスを効果的にキャプチャし、配列全体の接続を管理します。 これらのチャネルをルームとして指定することにより、複数のエリアにわたってレイアウトとフォーマットを簡単に複製できます。これらのオプションは、ルームの設定、そのルールの定義、およびそれらの実装に慣れている経験豊富なAltiumユーザーにとって特に有益です。 しかし、テストフィクスチャの配列を再作成するタスクに取り組むのは、常に経験豊富なAltiumユーザーというわけではありません。より多くの場合、リードエンジニアの設計に基づいて単一の回路を配列に変換する任務が新人に委ねられます。ここでレイアウトの複製が光を放ちます。ルールを設定したり、DRC違反を考慮したり、ECOを実行したりする必要がないため、プロセスを簡素化し、新しいエンジニアを引き付け、自信を高めるのに十分な挑戦を提供しますが、繰り返しのタスクで彼らを圧倒することはありません。 要するに、PCBレイアウト複製は、かつて些細なタスクだったものを簡単なコピー＆ペースト操作に変える直感的な自動化ツールです。 記事を読む