Mobile menu
PCB Design and Layout
ホーム PCB Design and Layout

PCB Design and Layout

Create high-quality PCB designs with robust layout tools that ensure signal integrity, manufacturability, and compliance with industry standards.

Filter
見つかりました
Sort by
役割
ソフトウェア
コンテンツタイプ
適用
フィルターをクリア
伝送線路インピーダンス測定 伝送線路インピーダンス測定：偶数モード対奇数モード 1 min Blog PCB設計者 シミュレーションエンジニア 電気技術者 PCB設計者 PCB設計者 シミュレーションエンジニア シミュレーションエンジニア 電気技術者 電気技術者 正確な伝送線インピーダンス測定が必要な場合、次のボードで使用する必要がある重要な値はこちらです。 記事を読む
これらのアンプは動作中に安定していますか？PCB内のアンプの安定性について知っておくべきことがここにあります。 高周波数と漂遊容量におけるアンプの安定性 1 min Thought Leadership アンプは、現代生活を可能にする重要なコンポーネントの一つです。無線通信からパワーエレクトロニクスまで、これらの製品が適切に機能するためには、アンプが安定して予測可能に動作する必要があります。安定性分析は、物理学と工学の中で私のお気に入りのトピックの一つであり、予想外の場所でよく出くわします。その一つがアンプです。 フィードバックとゲインを持つ時間依存の物理システムは、システムが安定した振る舞いに達する条件を持っています。アンプの安定性は、これらの概念をアンプに拡張し、意図しないフィードバックによってシステム出力が望ましくない飽和状態に成長する可能性がある場所です。適切な設計とシミュレーションツールを使用すれば、レイアウトを作成する前に回路モデルの潜在的な不安定性を簡単に考慮に入れることができます。 RFアンプの安定性に及ぼす漂遊容量の影響 アンプ回路の不安定性の源泉、およびアンプICの入出力ポート間は、寄生容量です。この寄生容量は、アンプに接続されるトレース間に存在します。寄生容量は、長いトレース（すなわち、伝送線）のインピーダンスを特定の値に設定するために重要です。しかし、寄生容量はまた、出力ポートと入力ポート間の意図しないフィードバックの経路を提供します。 このフィードバックパスは容量性であるため、入出力信号の周波数が高いほどそのインピーダンスは低くなります。現在、これは通常チップレベルで対処されていますが、より多くのRFアンプがますます高い周波数で動作するにつれて、PCBのトレースやパッドからの寄与がより重要になってきます。わずか数pFの寄生容量でも、運用中にアンプを不安定にするのに十分です。 ボードレベルでは、入力の漂遊容量が帯域幅を制限する効果を持ち、帯域幅は因子(1 + ゲイン)によって減少します。解決策は、アンプのポートでトレースとパッドを設計して寄生容量を最小限にするか、フィードバックループに補償容量を追加することです。高GHz帯域（例えば、mmWave周波数）では、コンポーネント間の間隔は臨界長よりも大きいため、 インピーダンス制御ルーティングを使用する必要があります。SoCへの一部のコンポーネントの統合は、この問題を解消するのに役立っていますが、今後のデバイス用の多くのRFアンプは依然として個別のコンポーネントとしてパッケージされています。典型的な例は、mmWaveアプリケーション用の新しいパワーアンプです。 アンプの安定性を評価する典型的な方法は、メーカーの評価ボードを使用して、直接、任意の過渡的な挙動を測定することです。もう一つの選択肢は、アンプに接続された入力および出力トレース上の寄生容量を決定し、これらをシミュレーションに含めることです。これらのシミュレーションでは、寄生容量を打ち消すために、アンプのフィードバックループに補償用のキャパシタを実験的に追加することもできます。 シミュレーションでの漂遊容量の考慮方法 あなたの回路図は、完璧な回路の2D描画に過ぎません。システム内のどこにも漂遊容量要素を含んでおらず、PCBの実際の挙動を正確に反映していません。とはいえ、適切な設計ツールを使用すれば、PCBに寄生を簡単に含めることができます。受動部品の 自己共振をシミュレートしようとしているのか、またはシステムの他の部分の漂遊容量をシミュレートしたいのかにかかわらず、戦略的な場所に回路図にキャパシタを追加する必要があります。 アンプの入力における漂遊容量をシミュレートするには、適切なサイズのキャパシタとACソースをアンプの入力に追加するだけです。キャパシタはシャント要素として配置されます（つまり、共通のグラウンド接続に接続されます）アンプの入力ポートと出力ポートに。また、アンプコンポーネントの検証済みコンポーネントモデルを使用して、寄生容量の存在下でのアンプの動作を把握する必要があります。シャント容量要素は、基板内のグラウンドと入出力トレース間の結合をモデル化します。 その後、2種類のシミュレーションを実行できます： 過渡解析および 極-零点解析。 過渡解析の予想結果 過渡解析では、アンプが動作するにつれて信号が不安定になり、時間とともに飽和に達するかどうかを確認できます。以下のグラフは、大きな寄生容量による強い不安定性を持つ100 GHz信号の例示結果を示しています。ここでは、意図しない強いフィードバックと高入力信号レベルにより、出力の過渡電圧が2Vの飽和値に達しています。 記事を読む
PCB レイアウトの経験則 PCB レイアウト「経験則」に関する議論が激化 1 min Blog PCB設計者 PCB設計者 PCB設計者 今日に至るまで、20年近く前に初めて一般的になった多くのPCBレイアウト「経験則」を未だに目にします。これらのルールは今でも広く適用されているのでしょうか？答えは確固たる「多分」です。PCB設計ルールに関するフォーラムで見られる討論の多くは、常に/決してしないという議論に発展し、一部の設計者は、一般的な設計ルールが適用されない状況で、それらを使用したり無視したりします。場合によっては、これによって基板が故障することはありません。一部の PCB 設計のベテランが言ったように、基板は偶然にも問題なく動作する可能性があります。 PCB レイアウトの経験則に関する議論は、これらのルールが正しいか正しくないかということではありません。問題は、これらのルールに関する議論が文脈を欠いていることが多く、一部の人気のあるフォーラムで見られる「常に/決して」タイプの議論につながることです。この記事での私の目標は、一般的な PCB 設計ルールの背後にある文脈を伝えることです。願わくば、これらの異なるルールがいつ適用され、いつ回避されるべきかを説明できればと思います。 一般的なPCBレイアウトの経験則 前置きはこれくらいにして、いくつかの一般的な PCB レイアウトの経験則を詳しく分析し、我々がこれらの設計ルールの背後にある有用なコンテキストを提供できるかを見てみましょう。 直角配線 この特定の経験則については、 最近の記事で説明したので、ここでは重要な点のみを繰り返します。直角配線ルールでは、隣接する信号レイヤーの配線を垂直方向に配線して、これらの隣接レイヤーの配線間の誘導性クロストークを排除する必要があると述べています。高周波では、容量性クロストークが支配し始め、直角の配線間に電流スパイクを生成することがわかります。 低立ち上がり時間と低周波数 (数 GHz 未満) では、隣接するレイヤーの直角配線間に大きな容量性クロストークはありません。RF 基板の高周波数 記事を読む
PCB設計のレビューとコラボレーション Altium 365におけるPCB設計のレビューとコラボレーション 1 min Blog 最近ではリモート協力ツールが至る所にあり、設計者は電子設計のための便利な協力システムにアクセスできるようになりました。設計チームの一員であるか、製造業者から推奨された設計変更を迅速に実行する必要があるかどうかにかかわらず、PCB設計アプリケーション内ですぐにアクセスできるクラウド協力ツールが必要です。 今ではAltium 365を使用することで、Altium Designer内でアクセス可能なクラウド駆動の設計インターフェースを利用できます。このプロセスは難しそうに聞こえるかもしれませんが、Altium 365のワークスペースにアクセスするだけで全てが可能になります。新しいPCB設計プロジェクトにおいて、どのように迅速に協力を開始できるか、そしてチームが手動でファイルを各チームメンバーに送信することなく設計に変更を容易に加えることができる方法についてここで説明します。 PCB設計協力プロセスの開始 このチュートリアルでは、Altium 365のウェブインターフェースを通じて設計を見ているデザイナーと、Altium Designerで設計に取り組んでいる別のデザイナーの2つの役割を想定します。Altium 365のワークスペース内から、私の設計のための新しいプロジェクトを作成し、共同作業者にアクセス可能にすることができます。また、Altium Designer内で新しいプロジェクトを作成し、すぐにワークスペースに保存して、共同作業者がアクセスできるようにすることもできます。 Altium 365のウェブインスタンスにログインしていることを確認してください。その際、Altium Designerのユーザー認証情報を使用します。 クラウドを通じてこれを行う利点は、共同作業者がプロジェクトファイルを送り合うことなく、Altium Designer内でプロジェクトに即座にアクセスできることです。彼らはAltium Designer内のOpen Project機能を使用するだけで、あなたのワークスペース内のプロジェクトにアクセスできます。 共同作業者が見ることができるプロジェクトとファイルを制御できます、そして手動で変更を追跡することについて心配する必要はありません。もしプロジェクトの以前のバージョンに戻す必要がある場合や、現在の状態でプロジェクトのクローンをすぐに作成する必要がある場合でも、すべてのプロジェクトデータはAltium 365に組み込まれた安全なバージョン管理システムにあります。 記事を読む
EMCテストに合格するための最適なEMIフィルターの種類は何ですか？ EMCテストに合格するための最適なEMIフィルターの種類は何ですか？ 1 min Blog 電気技術者 電気技術者 電気技術者 EMCテストに合格する必要があり、新製品が謎のEMI源によって機能不全に陥っている場合、製品の完全な再設計を検討し始めるかもしれません。スタックアップ、レイアウト/ルーティング、およびコンポーネントの配置は、始めるのに良い場所ですが、特定のEMI源を抑制するためにできることがさらにあるかもしれません。 設計に配置できるEMIフィルターには多くの異なるタイプがあり、適切なフィルターはさまざまな周波数範囲でEMIを抑制するのに役立ちます。これらの回路は受動型または能動型であり、異なる帯域で異なるレベルの抑制を提供します。設計に最適なEMIフィルターの選択は、基板上のスペースから必要な減衰まで、さまざまな要因に依存します。さらに、一部のフィルターは比較的広帯域です（例：オペアンプ）が、他の回路は狭い周波数範囲のみを対象とすることができます。 EMIフィルターのタイプ EMIフィルタは、受動型と能動型のフィルタに分類され、それぞれ受動部品または能動部品で構成されます。さらに詳しく言うと、これらの異なるタイプのフィルタは、共通モードノイズまたは差動モードノイズの特定のタイプを対象としています。明らかに、これらの回路は、両方のタイプのEMIをフィルタリングするためにカスケード接続することができます。EMIの問題を修正しようとしている場合、特にEMCテストに失敗した後は、フィルタリングを超えた複数の解決策を実装する必要があるかもしれません。 それぞれのカテゴリに分類される一般的なEMIフィルタのタイプを見てみましょう： 受動EMIフィルタ 差動モード受動EMIフィルタ おそらく最も一般的な受動EMIフィルタは、 フェライトチョークです。これは基本的にいくつかの寄生容量を持つインダクタで、数十MHzまでの低通フィルタリングを提供します。これらのコンポーネントは、共通モードまたは差動モードの導電EMIのフィルタリングを提供することができます。これをラップトップで読んでいる場合、電源コードが入力電力線上の高周波ノイズを除去するためにこれらのチョークの一つを使用している可能性があります。PCBを見ると、フィルタリングを提供するために使用できる他の回路がいくつかあります。 下の画像は、差動モードの受動EMIフィルタとして使用されるLC回路のコレクションを示しています。これらのフィルタ回路は、物理的には復帰経路のための単一の参照しか持たないため、差動モード回路です。ここでの例は、ベンチPSUやバッテリーのように2線式DC電圧で駆動されるデバイスです。ただし、近くに浮遊または接地されたシャーシが存在するかもしれませんが、下の回路では、直接電流を導くことはなく、システムの残りの部分から完全に隔離されています。 これらのフィルタの中で最も単純なものは、Cフィルタ（シャントコンデンサとして接続される）とLフィルタ（直列インダクタとして接続される）です。これらは、広い周波数範囲でノイズを除去するために、重要な回路や重要なコンポーネントの入力に配置することができます。より複雑な構成は下の画像に示されています。PiフィルタとTフィルタに関しては、それぞれ低および高のソース/負荷インピーダンスで最も効果的です。 希望の信号を特定のコンポーネントに通過させつつ、他の全ての周波数を抑制したい場合は、バンドパスフィルタを構築する必要があります。同様に、アンテナからの漂遊放射のような、単一周波数での強い信号を抑制したい場合は、バンドストップフィルタが必要になります。回路内のL/C要素の数がフィルタの数を決定することに注意してください。より高次（つまり、カスケード）のフィルタを構築すると、通過帯域の外側でより急なロールオフが得られます。 共通モード受動EMIフィルタ 上記のEMIフィルタは、追加の参照導体を導入することで共通モードフィルタとして構築できます。よく知られているように、共通モード電流は、シャーシ内の金属や何らかの外部導体（つまり、グラウンドループを介して）への寄生容量によって誘導されます。共通モード電流は、その電源線を介してシステムに入ることもあります。例えば、スイッチングDC電源の出力やACメインからです。 共通モードノイズに対処するために、差動線上で使用できる3つの潜在的なオプションがあります： 直列に高インピーダンス要素を使用すること、すなわちコモンモードチョークを使用する システムの基準（通常はシャーシまたは地球に戻る）に対して低インピーダンスのシャント要素を使用する 容量性結合を排除するためにレイアウトを変更する 下の画像は、ポイント1と2を満たした配置を示しています。下のEMIフィルタ回路は、ACメイン入力または2線式DC入力（+VおよびDCコモン）に適用され、シャーシに接続する接地線が含まれています。この回路には、コモンモードチョークと、コンデンサのペアを介したローパスフィルタの2つの別々の要素が含まれています。 アクティブEMIフィルタ 記事を読む
デカップリングコンデンサとバイパス配置ガイドライン デカップリングコンデンサとバイパス配置ガイドライン 1 min Thought Leadership 電力整合性の問題は通常、電源の観点から見られますが、ICからの出力を見ることも同じくらい重要です。デカップリングおよびバイパスコンデンサは、PDN上で見られる電力変動を補償することを目的としており、信号レベルが一貫しており、ICの電源/グラウンドピンで一定の電圧が見られることを保証します。次のPCBでこれらのコンポーネントを成功裏に使用するための重要なバイパスおよびデカップリングコンデンサ設計ガイドラインをいくつかまとめました。このブログでは、バイパスコンデンサとデカップリングコンデンサの違いについて取り上げます。 2つの関連する電力整合性の問題 デカップリングキャパシタとバイパスキャパシタは、異なる2つの電力整合性問題を解決するために使用されます。これらの電力整合性問題は関連していますが、異なる方法で現れます。最初に指摘すべき点は、「デカップリングキャパシタ」と「バイパスキャパシタ」という用語が電力整合性に使用される場合、それらは誤称であり、何もデカップルまたはバイパスしません。また、ノイズを地面に渡すわけでもありません。単に時間をかけて充電および放電し、ノイズの変動に対応します。これらの用語は、電力整合性戦略の一部としてこれらのキャパシタの機能を指します。 まず、デカップリングコンデンサを考慮しましょう。PCBデカップリングコンデンサの配置の目的は、低周波の電源ノイズ、 PDN上のリンギング、およびPDN上のその他の電圧変動に対して、電源レール/プレーンとグラウンドプレーン間の電圧が一定に保たれるようにすることと一般に言われています。電源とグラウンドプレーンの間に配置されたデカップリングコンデンサは、プレーンと並列になり、これにより全体のPDN容量が増加します。実際には、 インタープレーン容量が不足していることを補い、PDNインピーダンスを減少させるため、PDN電圧のリンギングが最小限に抑えられます。 バイパスコンデンサについて考えてみましょう。これらもPDNと駆動IC内で一定の電圧を維持することを目的としていますが、補償する電圧は出力ピンとPCBのグラウンドプレーンの間の電圧です。電源供給ピンとICのグラウンド接続の間に配置されていますが、異なる機能を果たします。それは、キャパシタからグラウンドへのバウンスを抑制することです。デジタルICがスイッチすると、ボンドワイヤー、パッケージ、ピンの寄生インダクタンスが原因で、ドライバーの出力とグラウンドの間の電圧が増加します。バイパスコンデンサは、グラウンドバウンス電圧とは反対の電圧を出力し、理想的には総電圧変動がゼロになるようにします。 上記のモデルでは、バイパスコンデンサ（CB）とICパッケージ/グラウンド接続上の漂遊インダクタンスL1を含む閉ループがあります。出力ピンとグラウンドプレーンの間で測定される グラウンドバウンス電圧 V(GB)に注目してください。残りのインダクタンスはすべて寄生成分であり、バイパスコンデンサの応答時間に影響を与え、グラウンドバウンスを補償します。理想的なモデルでは、バイパスコンデンサによって見られる電圧は、スイッチング中に漂遊インダクタンスL1によって生成されるグラウンドバウンス電圧を補償します。 バイパスコンデンサの配置ガイドライン キャパシタからグラウンドへのバウンスが発生する仕組みを見れば、 バイパスキャパシタをどこに配置するかは明らかでしょう。上記の回路モデルにおける寄生インダクタンスのため、バイパスキャパシタは電源ピンとグラウンドピンにできるだけ近く配置する必要があります。これは、多くのアプリケーションノートやコンポーネントのデータシートで見つかるアドバイスと一致しています。 寄生インダクタンスに関連するもう一つの考慮事項は、ICへの接続がどのようにルーティングされるかです。キャパシタからICピンへ短いトレースをルーティングするのではなく、キャパシタをビアを通じて直接グラウンドプレーンと電源プレーンに接続するべきです。 パッドとトレースの間隔要件をこの配置で守ることを確認してください。 なぜこのような配置が必要なのでしょうか？その理由は、グラウンド/パワープレーンの配置（プレーンが隣接する層にある限り）は非常に低い寄生インダクタンスを持つからです。実際、これはボード内で最も低い寄生インダクタンスの源です。ボードの裏側にバイパスコンデンサを配置できる場合、より良い配置を実現できるかもしれません。 デカップリングコンデンサの設計ガイドライン PDNで必要な PCBデカップリングキャパシタのサイズを決定した後、入力電圧の変動を補償できるように、どこかに配置する必要があります。実際には、複数を使用するのが最善で、並列に配置され、並列配置により有効な直列インダクタンスが低くなります。 古いガイドラインでは、基板上のどこにでも配置できるとされていました。しかし、これには注意が必要です。なぜなら、デカップリングキャパシタとターゲットICの間の寄生インダクタンスが増加し、PDNのインピーダンスとEMIへの感受性が高まる可能性があるからです。代わりに、エッジレートが速いICの場合、ターゲットICに近づけて配置するべきです。下の画像は、ICの近くに配置された典型的なバイパスおよびデカップリングキャパシタの配置を示しています。これは、キャパシタとICの間の寄生インダクタンスが非常に低いため、高速回路にとって最適な配置の一つです。 記事を読む
差動クロストークと差動ペア間のスペーシング PCB設計における差動ペアの間隔とクロストーク 1 min Blog 差動信号によるクロストークが信号に問題を引き起こしていますか？ここでは、差動信号がどのようにクロストークを発生させるか、そしてどのようにして差動信号の整合性を保証できるかについて説明します。 記事を読む