Mobile menu
PCB Design and Layout
ホーム PCB Design and Layout

PCB Design and Layout

Create high-quality PCB designs with robust layout tools that ensure signal integrity, manufacturability, and compliance with industry standards.

Filter
見つかりました
Sort by
役割
ソフトウェア
コンテンツタイプ
適用
フィルターをクリア
ワークフローを平滑化する：「フラット」スタイルのプロジェクト管理ガイド ワークフローを平滑化する：「フラット」スタイルのプロジェクト管理ガイド 1 min Blog フラットな組織が人気を博すにつれて、それに伴う方法やプロセスも同様に普及しています。このブログでは、フラットな組織構造自体ではなく、プロジェクト管理の領域内でフラットな組織がどのように機能するかについて議論します。フラットな組織から学んだプロジェクト管理の原則は、最もフラットな会社から最も階層的な構造を持つ組織まで採用することができます。 「フラット」であることは流行っていますが、なぜそれを行うべきなのでしょうか？ 「なぜフラットなプロジェクト管理に興味を持つべきか？」という質問をしているかもしれません。プロジェクトマネージャーにとって、答えはシンプルです：委任の必要が少なく、状況の確認を求めることが少なく、監視も少なくなります。これは、あなたが好きなことにもっと時間を割くことができるということを意味します... それが仕事の管理を楽しんでいる場合は（その場合はここで読むのをやめるべきです）。管理される側にとっても、明らかです：なぜ常に状況を追及され、仕事の正しいやり方を「助言」される必要があるのでしょうか？再び、それが好きなら、これはあなたにとって正しいスタイルではないかもしれません。ここでの考え方は、マネージャーが少ない管理を必要とし、他のすべての人が自分の仕事を望むように自由に、そして自律的に行うことができるということです。 前提条件 プロセス自体を始める前に、これを実際に機能させるための3つの主要な前提条件があります：信頼、透明性、そしてコミュニケーション。 ここ 図1. 信頼、透明性、コミュニケーション 信頼：お互いを信頼することは、フラットなプロジェクト構造を成功させるための鍵です 透明性：全員が自分が何をしているのかを完全にオープンにする必要があります。これは、以下のようないくつかの媒体を通じて彼らの仕事を伝えることで行うことができます： コードのコミット Wikiページ 課題追跡システム エスプレッソマシン（つまり、新しいウォータークーラー） コミュニケーション：全員が互いにコミュニケーションを取る能力を持ち、そうすることが奨励されるべきです。 信頼があるところには透明性があります。透明性があるところでは、人々は安全だと感じ始めます。人々が安全だと感じ、自分の仕事についてオープンであることが奨励されると、コミュニケーションは自然に起こります。 実装 前提条件をカバーしたので、フラットプロジェクト管理の実装について話し合うことができます。 プロジェクトリーダー：「でも、フラットな構造では誰もボスではないと思っていましたが？」確かに「指揮と管理」に従事する必要がある人はいませんが、ファシリテーターがいることは重要です。プロジェクトリーダーを、全員が調和して同じリズムで演奏していることを確認する指揮者だと考えてください。 記事を読む
デザインリリースの管理と設計意図の伝達 デザインリリースの管理と設計意図の伝達 1 min Whitepapers 最近の技術的進歩の多くが通信分野にあったことは、疑うまでもありません。インターネット、携帯電話、衛星通信、Facebookなどはすべて、より簡単に情報伝達やコラボレーションを行えるようにするためのものです。ところが、このような技術が手中にあるにもかかわらず多くの企業はECAD データリリースの伝達に苦労しています。コラボレーションの相手が社内の仲間や他の部署であるか、外部ベンダーであるかにかかわらず、設計の意図、変更、リリースの情報伝達にはやはり難しい点があります。 プロセスを管理する適切なプラットフォームがないと、設計の意図や状態をすべての関係者に知らせたり、コラボレーションしたり、フィードバック情報を要求したり、プロジェクトがライフサイクルのどの段階にあるのかを把握するのが困難です。現状では残念なことに、設計見直し会議を何度も開いたり、常にやり直しに迫られたり、プロジェクトが遅れたり、市場投入が間に合わなかったり、予算を超過したり、さらに悪い場合には現場で故障が発生し、製品のリコールなどという悪いニュースに発展する可能性もあります。 リリースプロセスが管理されていない場合の問題点 周知のとおり、製品の設計では、関与する多くの分野の部署すべてがプロジェクト全体を通じて同時並行的に作業する必要があります。設計のリリース前には、多くの場合、バージョン管理により設計の増分的な変更を取り込むことでプロジェクトのECADの部分が速く進むことがあります。通常、このような変更が行われる理由としては、設計範囲がまだ固定されていない、要件が変更された、あるいは場合によっては単に実際の設計仕 様を満たすために変更が必要である、などが考えられます。残念なことに、この段階のECADデータは常に変化するため、その時点でのライフサイクル情報が他の関係者に正しく伝達されません。全員が正しいデータに基づいて作業できるようにしてプロジェクトを成功させるためには、あるバージョンがWIP(Work in Progress: 作業中)であるか、承認段階であるか、製造部門にリリース済みであるかを把握することが不可欠です。そのうえで、正しいユーザーが、正しい場所から、正しい方法で、正しいデータにアクセスできるようにしなければなりません。このような処理をまだ手動で行っているようなシステムでは、いつかはプロセスを管理できなくなって失敗に終わり、次のような結果を招くことになります。 ECADのバージョンとリリースのデータが適切に管理されていない 間違ったバージョンの設計を製造部門に送ってしまうリスクが高い 期限切れの部品を使用してしまうリスクが高い 設計のリリース準備ができてから実際にリリースされるまでの時間の無駄が発生する 人が走り回って承認署名を得るため時間がかかる 標準化された設計プロセスの実施が困難である Aberdeen-Groupなどの業界調査によると、データの一貫性がないことによる問題の多くは、ECADの管理と自動プラットフォームが適切に配備 されていない低機能な情報伝達システムに起因しています。このようにECADデータのリリースを人手により伝達するような固定化されたプロセスでは、エンジニアが設計意図を確認するのに時間が掛かり設計サイクル全体が長くなってしまいます。特にエンジニアリングチームがグローバルに分散し ている場合は、情報が失われることも多く、プロセスがオフラインで行われるためデータの追跡管理や制御を行えません。リリースシステムに透明性が無いと、ECADデータをリリースする際に想定されたグループに設計意図が確実に伝達されず、十分な情報に基づく決定が行えなくなります。(※続きはPDFをダウンロードしてください) 今すぐ Altium 記事を読む
6層スタックアップ EMC EMC向上のための6層PCBスタックアップの設計 1 min Blog 6層のPCBは、高いネット数と小さいサイズを持つ様々なアプリケーションにとって、経済的で人気のあるスタックアップです。大きなボードは、4層のスタックアップで十分機能することがあり、信号層を犠牲にしてボードの各側間の隔離を確保できます。適切な6層スタックアップを使用すると、異なる層間のEMIを抑制し、高いネット数を持つファインピッチコンポーネントを収容できます。しかし、4層または8層のスタックアップを使用する方が理にかなっている場合もあり、この判断をするためには、ボード内のプレーン層の機能を理解することが役立ちます。 電源、グラウンド、信号プレーンはいくつ必要ですか？ この質問への答えは非常に重要であり、実際にはボードのアプリケーションに大きく依存します。限られたスペースで密度の高いボードをルーティングしているが、すべてが低速またはDCの場合、2つのプレーン層と4つの信号層で十分なことがよくあります。しかし、その場合、創造的なレイアウトとルーティングで層数を4層に減らすことがよくあります。 EMIへの感受性を大幅に減らす必要がある場合、代替のスタックアップを使用し、より多くの電源/グラウンド層と少ない信号層を選択するべきです。これがデジタルボードまたは混合信号ボードである場合、信号を平面層に対して配置し、密接に配置された電源/グラウンド平面ペアを使用することで、EMI問題を引き起こすことなくボード全体に自由にルーティングするための柔軟性を得ることができます。 シールド缶のような不格好な解決策を必要とせずに、ボードの周りにさらにグラウンドを追加することも、大きな遮蔽効果をもたらすことができます。 デジタル信号とアナログ信号を混合する場合、高周波と低周波の信号を混合する場合、またはこれらのすべての組み合わせの場合でも、6層PCBスタックアップの創造的な使用が可能です。ある時点で、より大きなボードやスタック内の層を増やす（またはその両方！）必要があるかもしれません。6層PCBスタックアップのための多くの信号/平面層の組み合わせがありますが、以下にいくつかの一般的なものを示します。 6層PCBスタックアップの例 これを念頭に置いて、いくつかの6層PCBスタックアップの例を見てみましょう： 信号+電源/グランド/2信号層/グランド/信号+電源 この6層PCBスタックアップの例は、内部層の低速トレースを外層のトレースから遮蔽する人気のあるエントリーレベルのオプションです。また、固体平面への密接な結合もあります。信号は、直交している限り、低周波数/遅い切り替え速度で、または内部層を通してルーティングできます。私は、互いおよび内層の低速/周波数トレースからそれらを遮蔽するために、高速デジタルおよび/またはアナログ信号を外層にルーティングするでしょう。以下に例を示します。 これについては、アナログとデジタルを内層で混在させないでください。ただし、ボードの異なる領域にそれらを分離できる場合を除きます。しかし、デジタルとアナログのセクション間に分離が必要なその種の状況では、内部平面を持つ4層スタックアップで何とかなるかもしれませんし、創造的なレイアウト/ルーティングを行うか、または4層で好まれるSIG+PWR/GND/GND/SIG+PWRの配置を使用できます（ ガイドラインについてはこちらを参照）。 このタイプのスタックアップでは、 レイヤー2を電源プレーンレイヤーにしないでください、また、L3+L4で平行にブロードサイド結合ペアを試みないでください。代わりに、信号レイヤー上でPWRをルーティングします。これに伴う主な問題は、電源とグラウンドプレーンレイヤー間の インタープレーン容量の欠如と、L1からL5への高インダクタンスのリターンパスです。これらのプレーンレイヤーが分離されているため、L1上の信号の予測不可能なリターンパスを補償するために、より多くのデキャップとグラウンドリターンビアが必要になります。この理由から、これらのボードは、正確なリターンパスの予測と追跡を必要としない電力またはDCシステムでのみ使用すべきでしょう。 信号/GND/PWR/GND/信号/GND この6層PCBスタックアップの例は、高速信号に多くのデカップリングを提供する必要があるが、信号用に3層分の密度が必要でない基板にとって良い非対称スタックアップです。一つの例は、高速（L1）と低速（L5）の信号の混在で、これらは互いに隔離され、密接に配置されたPWR+GNDプレーンペアが 高速電力整合性をサポートするための高いデカップリングを提供します。内部信号層は、2つのグラウンドプレーンの間に封入されるため、表面信号層から遮蔽されます。また、固体導体が効果的な遮蔽を提供するため、内部信号層がEMIの干渉を受けるのを抑制するのにも役立ちます。電源とグラウンドプレーンは、高速デジタルデバイスのための効果的なデカップリングを提供するために、おそらく密接に配置されるでしょう。 このスタックアップの主な問題点は、下層のグラウンドを切り取って部品を配置するスペースを作らない限り、上層にのみ簡単に部品を配置できることです。つまり、基本的には片面基板を構築していることになります。これは製造にとって高価な提案であり、内部信号層へのビアを配置するために多くのドリリングが必要になります。これは、4層または8層のPCBスタックアップの利点を強調しています。8層スタックアップでは、内部層に隣接する電源/グラウンドの同様の配置を作成しながら、内部ルーティングや下層の部品/ルーティングも収容できます。 信号/グラウンド/電源/信号/グラウンド/信号 記事を読む
PCIeレイアウトと配線のガイドライン PCIeレイアウトと配線のガイドライン 1 min Blog 子供の頃、コンピューターの筐体を開き、マザーボードに搭載された複雑なカードスロット、チップ、その他電子部品を見ると、製作者がどうやってこの部品すべてを正しく配置できたのか、不思議に思っていました。後にコンピューター・アーキテクチャーと周辺機器のPCB設計について学ぶと、私はPCB設計者が優れた電子機器を構築するために注いでいる労力に驚嘆しました。 最新のGPU、USB、オーディオ、およびネットワークカードはすべて同じ相互接続規格である、PCI Expressの背面で実行できます。PCIeデバイスの高速PCB設計に慣れていない場合は、PCI-SIG (Peripheral Component Interconnect Special Interest Group) から標準ドキュメントを購入しない限り、このトピックに関する情報が少し断片的になります。幸いなことに、基本仕様は実用的な設計ルールに分割できるため、適切なPCB設計ソフトウェアを使用して次のPCIeデバイスを簡単にレイアウトおよび配線できます。 他の高速設計/デザインと同様に、配線仕様に関する標準規格に盲目的に従っても、設計/デザインが意図したとおりに動作することは保証されません。プロトタイプの設計では徹底的にテストして、シグナルインテグリティーの問題が設計内に潜んでいないことを確認する必要があります。インピーダンスや配線長などの点ですべてを適切な配線仕様に合わせて設計したとしても、レイアウトの選択が不適切なために設計が失敗する可能性は依然としてあります。各世代のPCIe仕様にはテスト要件も含まれており、これは PCI-SIG Webサイトで公開されています。ここではテストには立ち入りませんが、このまま読み続けて、規格の内容と、新しい PCIe 世代に最適に準拠するようにPCIeカードを設計する方法の簡単な概要を確認してください。 配線仕様 現在、PCIeの仕様を統括する業界の作業グループであるPCI-SIGが、PCIeの5つの世代をリリースしています。 PCIe Gen 5は今年リリースされ、PCIe 記事を読む
ガードトレース：真実か神話か？ PCB設計におけるガードトレースとは何か、そしてそれは機能するのか？ 1 min Blog PCBレイアウトにおけるガードトレースは、依然として多くの矛盾する情報が存在するトピックの一つです。その使用に関してさまざまな参照を見つけることができます。どのタイプの設計—アナログ回路、ミックスドシグナル、またはデジタル—がガードトレースの使用から最も恩恵を受けるのか、ガードトレースが電磁場をどのように遮断するのか、トレースの端が浮いていること、一方の端が接地されていること、または両端が接地されていることの重要性、そしてガードトレースの使用から最も恩恵を受けるトレースのタイプ—マイクロストリップまたはストリップライン—について混乱があります。この記事では、これらのトピックすべてに対処し、ガードトレースがその実装に関係なく実際には価値を提供しない理由、およびトレースの平面上の高さとトレースの分離がクロストークを制御する最良の方法である理由を文書化した実際のハードウェアからのデータを提示します。 ガードトレースの起源 ガードトレースは、特に非常に高いインピーダンス、低ノイズのアナログPCB設計、そして非常に低い電源を持つ製品の実装において、確かにいくつかの価値を持っています。例えば、高インピーダンスと低周波数を持つEKGマシンでは、外部からトレースへの静電容量結合が発生するリスクがあります。信号が非常に低いため、外部から少しの干渉でもそれを乱すことがあります。この場合、信号トレースの周りにガードトレースを配置することで、静電容量結合を抑制することができます。では、アナログとデジタルの設計についてはどうでしょうか？製品がアナログデバイスかデジタルデバイスかに基づいて、ガードトレースの有無の価値を分析することは難しいです。アナログという用語に基づいて状況を定義することは、あまりにも一般的すぎます。例えば、高出力のオーディオアンプもアナログです。 混合信号設計においても、ガードトレースの良い「対象」として分類できるかどうかについて同じことが言えます。混合信号製品の実装は、アナログ信号から始まり、ある時点でデジタル信号に変換されます。これはAからDへのコンバータによって達成され、これが混合信号製品の通常の定義です。今日の製品実装では、すべての無線は内部でデジタル化されており、RF部分でさえもです。RFデジタル回路はもはやL（インダクティブ）およびC（キャパシティブ）ネットワークから作られていません。例えば、携帯電話では、LやCはどこにも見つかりません。アンテナは直接チップに入り、その信号をアナログからデジタルに変換します、それも非常に高いRF周波数でさえ。ガードトレースの使用に関する現在流通している様々な情報源では、近端および遠端のクロストークが注記されていることも指摘されるべきです。デジタル世界では、懸念されるクロストークは後方クロストークです。これは図1に示されています。 図1. 前方および後方クロストーク対長さ ガードトレースとは何か？ ガードトレースの背後にある全体的な考え方は、2つの伝送線の間にガードトレースを配置すると、2つの間のEM（電磁）場を遮断し、それらの間で発生する望ましくないクロストークを抑制するというものです。実際には、2つの伝送線の間にガードトレースを挿入すると、それらの間の空間が増加し、クロストークが減少するのはその空間の増加によるものであり、ガードトレース自体によるものではありません。もしワイヤーがEM場を止めることができたら、変圧器は機能しません。期待されるのは、エネルギーがそのワイヤーを過ぎるとき、その途中でいくらかが拾われることです。変圧器を作るために、私たちはそれに依存しています。ワイヤーは磁場を止めません。 トレースは分散LCネットワークであり、ある周波数で共振します。その幾何学が適切であれば、設計上の関心のある周波数で共振し、クロストークを減少させるのではなく増加させるバンドパスフィルターを作り出すことができます。図2はそのような設計を示しています。これは1980年代後半に製造された失敗したスーパーコンピュータのバックプレーンのアートワークです。プロジェクトのエンジニアは、バックプレーンの伝送線のインピーダンスがドライバーを過負荷にすることを懸念していました。これを防ぐために、バックプレーンのインピーダンスは70オームに設定されました。バックプレーンの設計者は、望ましくないクロストークを制御するためにガードトレースを挿入しました。ガードトレースの長さは、コンピュータのクロック周波数で共振するようなものでした。その結果、バックプレーンを横切って伝播する信号間で望ましくない結合が発生し、コンピュータが不安定になりました。修正策は、設計を廃棄して最初からやり直すことでした。重要な市場の機会を逃さずに、全体の製品開発コストを抑えようとしているときに、これは決して良いアイデアではありません。 また、今日のインターネット製品では、PCBが回路と信号トレースで非常に混雑しているため、ガードトレースのためのスペースがありません。それらは物理的に不可能です。 図2. 「ガード」トレースを持つバックプレーンバス ガードトレースがクロストークを制御する目的は何か？ ガードトレースの終端方法に関する情報が豊富にあり、それによってクロストーク制御の効果が高まることが示されています。選択肢には、フローティングガードトレース、一方の端で終端されたガードトレース、両端で終端されたガードトレースがあります。実際には、ガードトレースの終端方法に関わらず、それらはすべて共振LCネットワークであり、バンドパスフィルターを作り出すことができますが、主張されているような効果はありません。 さらに、トレースの両端をグラウンドプレーンに接続したからといって、そのトレースが「グラウンド」に追加されたわけではなく、EMフィールドを遮断する能力もありません。どのように端が接続されているかに関わらず、あらゆる種類のワイヤーはEMフィールドを遮断しません。トレース間の隔たりが、クロストークがどのように制御されるかを決定します。図3は、2本の線間の間隔を広げることが、それらの線間のクロストークを制御する方法であることを示しています。 図3. 後方クロストーク対エッジ間隔と最も近いプレーン上の高さ また、ストリップライン構成においてガードトレースが効果的であるためには、ガードトレースが結合長と完全に同じ長さでなければならないとされています。しかし、ガードトレースの幾何学的特性は、クロストークを制御する能力に影響を与えません。なぜなら、トレース間の空間がどれだけうまく結合を軽減するかを決定するからです。 PCBガードトレース：マイクロストリップ対ストリップライン いくつかの情報源によると、ガードトレースの効果はマイクロストリップとストリップラインのトポロジーで異なり、その結果、ガードトレースはマイクロストリップトポロジーには効果がないが、ストリップラインの場合はガードトレースの両端がグラウンドにショートされている限り効果があるとされています。したがって、ガードトレースの終端の有無は関係なく、どちらの構成においてもその効果は無関係です。 記事を読む
HDI 品質および受入要件 HDI 品質および受入要件 1 min Blog マイクロビアの小さなサイズの性質は、受容基準を定義することを難しくします。ほとんどのHDI品質および受容要件は、依然としてOEMによって定義されています。IPCは、IPC-6012の一部としてIPC-6016を持っており、これは一般的な資格および性能仕様（6010シリーズ）です。これらの仕様は、ビルドアップHDI層のみをカバーしており、コアは独自のIPC仕様によってカバーされています。 高密度インターコネクト（HDI）構造のためのIPC-6016資格および性能仕様 IPC-6016：この文書には、IPC-6011（一般的なPWB資格および性能仕様）など、他のIPC文書ですでにカバーされていない高密度基板の一般仕様が含まれています。HDI層の受容基準は、以下のスラッシュシートカテゴリに整理されています： A. チップキャリア B. 携帯用 C. 高性能 D. 厳しい環境 E. 携帯可能 受容要件は、これら12の特定の仕様に分けられています： セクション 3.1: 一般 セクション 3.2: 材料 記事を読む
過去と未来の技術、プリントエレクトロニクス プリントエレクトロニクス：過去と未来の技術 1 min Blog PCB設計者 電気技術者 機械エンジニア PCB設計者 PCB設計者 電気技術者 電気技術者 機械エンジニア 機械エンジニア プリントエレクトロニクス（PE）は、新しく急速に成長している相互接続ビジネスです。その起源は、家電製品用のプリントフレキシブルキーボードや、派手な雑誌や文献での技術の拡大にあります。PEの皮肉な点は、この技術が恐らく第二次世界大戦中に最初に使用され、すべてのプリント回路がその起源をPEに負っていることです。 アプリケーション PEについて最もエキサイティングなことは、それが開く新しいアプリケーションと市場の全てです。図1には、現在PE開発者によって追求されている市場のうちの10つが示されています。これらの市場の大多数において、アプリケーションは短命であり、実際のPE基板は使い捨て可能です。フレキシブルキーボード、プリントグルコースセンサー、プリントRFIDタグなど、いくつかのアプリケーションは既に確立されています。一方で、プリントバッテリーと電気泳動電解質で動く化粧品用しわクリームマスクなど、このリストにさえ載っていないものもあります。 材料 材料はPE開発者にとって依然として主要な課題です。多くのPEアプリケーションがコストに敏感であるため、現在の銀の導電性インクやポリイミドフィルムの絶縁体は、そのアプリケーションにとって高すぎます。現在の絶縁体候補は表1に、導体は表2に示されています。 研究では、基板としてのナノテクノロジーがガラス、プラスチック化紙、PET、導体としては銅、グラファイト/グラフェン、カーボンナノチューブ（CNT）を支持しているようです。 表2: 印刷エレクトロニクスに適した導電材料とインク 製造プロセス 印刷エレクトロニクスは、雑誌のような低コスト印刷を想起させます。その技術は、私たちの最も古く、最も自動化された技術の一つです。しかし、図2に示されている他の印刷技術もあります。 インクの印刷方法は、その解像度（マイクロン単位）と秒速平方メートルでのスループットの機能として特徴づけられます。 印刷に関するより詳細な表は表3に示されています。それは速度、解像度、フィルムの厚さ（マイクロン単位）、および使用できるインクの粘度をリストしています。 設計ツール Altium Designer® 19にアップグレードした場合、プリントエレクトロニクスの設計が可能であることに気付いたかもしれません。これは幸運なことです。なぜなら、多くのアイデアや革新的な電子機器がプリントエレクトロニクスの基板の形を取る可能性があるからです。3Dプリンティングは現在、銀ペーストや様々な絶縁体、抵抗性および容量性インクを使用してプリントエレクトロニクスを作成することができます。近い将来、半導体（P型およびN型）インクやOLEDペーストも利用可能になるでしょう。技術がより一般的になるにつれて、他の特殊インクや紙に似た改良された基板も開発されるでしょう。 プリントエレクトロニクスに関する包括的で詳細な説明については、Joseph Fjelstadの電子書籍「Flexible Circuit Technology-Fourth 記事を読む