ソートリーダーシップ

アルティウムは業界をリードする専門家と密接に協力して、PCB設計のリーダーシップリソースを提供しています。

Filter

見つかりました

Sort by

Gerberファイルで見つけることができる、よくあるPCB設計の3つの間違い

Gerberファイルで見つけることができる、よくあるPCB設計のミス3選 1 min Thought Leadership 一般的なPCB設計のミスを見つけることで、製造までのプロセスを早めることができます私は大学院に入るまで優秀な学生ではありませんでした。その時点で、私は人生の他のどの分野よりも宿題に力を入れ始めました。確かに、私の社交生活はなくなりましたが、すぐに模範的な学生になり、振り返ることはありませんでした。学校にいる間に宿題をする必要があるように、新しい設計を製造業者に送る前に宿題をするべきです。新しい設計ではいくつかの一般的なエラーが発生する可能性がありますが、製造に出す前にレイアウトとガーバーファイルを入念にチェックすることで、これらの問題を避けることができます。これらの点をチェックすることで、製造業者からの入札拒否の反応を避け、組み立て後の歩留まりを向上させることができます。製造前の一般的なPCB設計ミス請求書に値する製造業者は、製造と組み立ての実行を開始する前にいくつかの重要な点をチェックする時間を取ります：コンポーネントの入手可能性、コスト、および廃止回路図、レイアウト、ガーバーファイル、部品表、およびエクセロンファイル間の一致製造プロセスへの適合最初のポイントは、サプライチェーンを調査して、予算内で部品を調達できることを確認することを要求します。廃止予定の部品をチェックすることで、製品が最も長く関連性を持つ寿命を持つことを保証します。この宿題を自分で行い、回路図とレイアウトを作成する前に行うことで、再設計のリスクを減らし、全体の生産時間を短縮します。二番目のポイントは、設計文書間の直接比較に関わります。Gerberファイルとドリルファイルの両方にすべてのドリル穴が表示されていることを確認したいです。また、回路図/レイアウトのすべての部品が部品表に表示されていることも確認するべきです。一部のCADプログラムは、ボードの各レイヤーごとに個別のファイルを作成しますが、設計者はボードの製造に必要なすべてのファイルが準備され、正確であることを確認する責任があります。第三のポイントは、実際には第二のポイントに関連しています。ガーバーファイルとエクセロンファイルをメーカーが検査するのは、設計が彼らのプロセスでフルスケールで生産できるかを確認するためです。レイアウトやガーバーファイルで素晴らしく見える機能も、完成品では想像した通りに（そもそも見えない場合もあります）現れないかもしれません。設計者として、メーカーやメーカーの代表者に彼らの能力と要件について相談するべきです。ガーバーファイルとレイアウトを慎重に検査することで見つけることができる一般的なPCB設計のミスはこちらです。重なっているまたは配置が間違っているドリルヒットスロットを作成しようとして2つのドリル穴を重ねるのは災害のもとです。ドリル中にビットが折れる可能性が非常に高いです。代わりに、エクセロンドリルテーブルのコードを使用して、この特定の機能をスロットとして定義できます。同様に、ビア用の誤ったドリルスポットが表面または内層のトレースやパッドに当たると、銅の特徴を破壊します。これらの両方の間違いは、DFMチェック中にPCBレイアウトのすべてのレイヤーをオンにすることで見つけることができます。比較的シンプルな設計の場合、製造業者は機能に影響を与えることがないため、ビアを簡単に移動させることができます。より複雑な設計では、製造業者は（またはそうあるべきですが）多くの複雑な変更が必要になる可能性があるため、ドリルホールやビアを移動させることをためらうでしょう。設計は変更のためにあなたに戻され、ボードが生産に送られる前に。このPCBレイアウトでリターン電流の経路をどのように決定しますか？パッド周りのはんだマスククリアランス

高速信号の長さ合わせ：トロンボーン、アコーディオン、およびノコギリ波チューニング

高速信号のための長さマッチング：トロンボーン、アコーディオン、およびノコギリ波チューニング 1 min Thought Leadership 昔々、高速信号の長さ合わせガイドラインは、異なるトレース長調整スキームを手動で適用しながら生産的に作業できるほどのスキルを持った設計者を必要としていました。今日の最先端のインタラクティブルーティング機能を備えた現代のPCB設計ツールでは、設計者はもはやPCBレイアウトで長さ調整構造を手動で描き出す必要はありません。設計者が残された選択肢は、どの長さ合わせスキームを使用するかを決定することです：トロンボーン、アコーディオン、またはノコギリ波ルーティング。では、これらの異なるオプションの中で、あなたの高速設計に最適なのはどれでしょうか？十分に幅の広いトレース（つまり、HDI領域ではない）とGHz近くの帯域制限された信号を使用する場合、mmWaveやサブmmWave領域でアナログ信号を扱う際に見られる複雑な共振問題について心配する必要はありません。しかし、高速PCB設計における長さ合わせを行う際には、伝送線と信号完全性の振る舞いに関していくつかの重要な点を考慮する必要があります。高速信号のための長さ合わせオプションパラレルバスで複数の信号間の長さ調整が必要である場合や、単に差動ペアの両端を長さ合わせする必要がある場合でも、何らかの方法で長さ調整を行う必要があります。低速では、これらの信号の立ち上がり時間が長いため、異なる長さマッチングスタイル間の違いは表面的です。これらの違いは、エッジレートが速くなるとより明確になり、長さ調整構造に入力するインピーダンスが目立ち始め、高周波でのさまざまな構造におけるモード変換の異なるレベルを生み出し始めます。長さ調整オプションを選択する際には、2つの重要な点を考慮する必要があります：バスは単端か、それとも並列か？バスのインピーダンスは制御されていますか？どれくらいの不一致が許容されますか？長さ調整構造は常に3つの問題を引き起こします：入力奇モードインピーダンスの不一致、NEXT、および差動ペアのモード変換。以下に、高速PCBレイアウトで見られる3つの一般的な長さ調整オプションを紹介します。ソートゥース調整長さ調整の最も一般的な例は、ギザギザ調整とも呼ばれることがある鋸歯状調整です。ここに含まれるガイドラインは、この長さ調整構造の元々の意図を反映しており、それはモード変換を制限し、拡張セクション間のクロストークの出現を抑えることです。下の鋸歯状調整の例では、トレースに沿って滑らかな曲がりがありません。トレースは、下に示されているように、正確に間隔を空けるべきです。まず、「S-2S」ルールが下で使用されています。これは元々、長さ調整されたトレースの長さに沿って 45度の曲がりが使用されることを保証するために意図されていました。「3W」ルール（同名のクロストーク防止ルールと混同しないでください！）は実際には上限であり、鋸歯状の拡張部分の長さはWから3Wの範囲であることができますが、このルールに関してはガイドラインによって異なる場合があります。これらの寸法は、トレースの長さに沿った任意のインピーダンス不連続を最小限に抑えるために使用されます。高速信号のための鋸歯状長さマッチング：「3W」ルール。アコーディオン調整アコーディオンチューニングは、しばしば蛇行長チューニングとも呼ばれます。上で示された斜めの延長を使用するのではなく、直線トレースに沿って追加のチューニング長さをより小さな距離に収めるために直交延長が使用されます。以下に示すレイアウトは、異なる距離の複数のトレース延長を使用しています。この方法は、多くの単一終端信号の並列バスを含むアプリケーションでよく見られます。典型的な例はDDRです。これらの信号は時間内での同期が必要ですが、これらのトレースは差動バスの一部ではないため、トレースのペア間で厳密な位相要件はありません。したがって、長さチューニングセクションをどこに配置しても、受信コンポーネントは差動モードノイズと共通モードノイズを区別しないため、問題ありません。これが、DDRインターフェースの典型的なルーティングが以下のようなルーティングになる理由です。高速信号のためのアコーディオン長さマッチング。

回路設計における過渡信号解析のためのツール

回路設計における過渡信号解析のためのツール 1 min Thought Leadership 適切なシミュレータを使用すれば、これらの回路で過渡信号解析を行うことができます。私はまだ最初の微分方程式のクラスを覚えています。最初に議論されたトピックの一つが、多くの異なる物理システムで発生する減衰振動回路と過渡信号応答でした。PCB内のインターコネクトや電源レールでの過渡応答は、ビットエラー、タイミングジッター、および他の信号整合性の問題の原因となります。過渡信号解析を行うことで、完璧な回路を設計する道のりでどの設計ステップを踏むべきかを決定できます。単純な回路での過渡信号解析は、手作業で調べて処理することができ、時間の関数として過渡応答をプロットすることができます。より複雑な回路は、手作業で分析するのが難しい場合があります。代わりに、シミュレータを使用して回路設計中に時間領域の過渡信号解析を行うことができます。適切な設計ソフトウェアを使用すれば、コーディングスキルも必要ありません。回路設計における過渡現象の定義正式には、過渡現象は、一連の結合された一次線形または非線形微分方程式（自律的であるか非自律的であるかにかかわらず）として記述できる回路で発生する可能性があります。過渡応答はいくつかの方法で決定できます。私の意見では、ポアンカレ・ベンディクソンの定理を使用して、任意の結合方程式セットに対して手作業で簡単に処理できるため、過渡応答のタイプと存在を簡単に判断できます。このような操作が得意でない場合でも心配はいりません。SPICEベースの回路シミュレーターを使用して、時間領域で過渡挙動を調べることができます。フィードバックのない時間不変回路の過渡応答は、3つの領域のいずれかに分類されます：過減衰：振動のない遅い減衰応答臨界減衰：振動なしで可能な限り速い減衰応答減衰振動：減衰し、振動する応答これらの応答は、時間領域シミュレーションの出力で簡単に確認できます。SPICEシミュレーターを使用して、回路図から直接過渡信号分析を実行できます。時間領域での過渡信号分析のためのツール回路の挙動を調べ、過渡信号解析を探求する最も簡単な方法は、時間領域シミュレーションを使用することです。このタイプのシミュレーションは、ニュートン・ラフソン法または数値積分法を使用して、時間領域で回路のキルヒホッフの法則を解くことにより行われます。これは、シミュレートされる回路の形式に依存します。これらおよびその他の方法は、SPICEベースのシミュレータに統合されており、明示的に呼び出す必要はありません。過渡解析のもう一つの方法は、回路のラプラス変換を取り、回路の極と零点を特定することです。回路シミュレーションの観点からは、回路図から直接過渡信号解析シミュレーションを実行できます。これには、回路の挙動の2つの側面を考慮する必要があります：駆動信号。これは、過渡応答を引き起こす入力電圧/電流レベルの変化を定義します。これには、2つの信号レベル間の変化（例えば、スイッチングデジタル信号）、電流入力信号レベルのドロップまたはスパイク、または駆動信号の任意の変化が含まれる場合があります。正弦波信号や任意の周期波形で駆動することも考慮できます。また、信号が2つのレベル間で切り替わる際の有限立ち上がり時間も考慮できます。初期条件。これは、駆動信号が変動する瞬間または駆動波形がオンになった瞬間の回路の状態を定義します。これは、時刻 t = 0 で、回路が初めて定常状態（つまり、回路内に以前の過渡応答がなかった）にあったと仮定します。初期条件が指定されていない場合、t

マイクロ波およびミリ波周波数におけるRFアンプのインピーダンス整合

マイクロ波およびミリ波周波数におけるRFパワーアンプのインピーダンス整合 1 min Thought Leadership MarketWatchによると、RFアンプの全体市場は2023年に270億ドルを超えると予想されています。では、これらのRFアンプはどこで使用されることが予想されているのでしょうか？5Gや一般的なセルラーネットワークの拡大により、予想される成長の大きな部分を占めることができます。PCBデザイナーにとって、特に高出力アンプの場合、RFアンプのインピーダンスマッチングは重要な設計ポイントになります。大信号RFアンプのインピーダンスマッチング RF電力整合性に関わる人々は、特にパルスRFパワーアンプを扱う場合、アンプの出力を通じて過渡信号を抑制するためにモバイルデバイスに良好な電圧レギュレータが必要であることをよく知っているでしょう。RF設計に取り組み始めるかもしれない信号整合性に関わる人々は、RF回路を分析し、適切なインピーダンスマッチングを決定する際に、低信号レベルでSパラメータを使用することに慣れているかもしれません。Sパラメータの使用は、これらのアンプが非線形領域で動作しているため、Class ABおよびClass C RFアンプ設計には適していません。低信号レベルでの電力伝送（つまり、線形領域において）に関しては、負荷インピーダンスがアンプの出力インピーダンスの複素共役に一致している場合に最大の電力伝送が保証されます。しかし、電力アンプ（通常、RF送信セクションに配置される）は、意図的なインピーダンスの不一致がある場合に、定格出力電力でより高い利得と効率を提供するかもしれません。高出力で動作する場合、アンプの出力インピーダンス/負荷インピーダンスの一致/不一致が、負荷への最大電力伝送を生み出すものは、所望の周波数で最大効率を生み出す一致/不一致と一致しない場合があります（これは抵抗成分について確かに当てはまります）。では、最適な性能を確認するために、負荷における正しい一致したインピーダンスをどのように決定できるでしょうか？ソースによって見られるインピーダンスは、アンプの入力および出力電力レベルに依存するため、アンプの出力によって見られる適切なインピーダンスを決定するためには、負荷プル分析を使用する必要があります。その後、この値に負荷のインピーダンスを一致させる必要があります。シミュレータとスミスチャートを使用して、ロードプル解析を行う比較的簡単な方法があります。この方法は、特定の入力電力で、大量の負荷インピーダンス値（インピーダンスは抵抗とリアクタンスの合計であることを忘れないでください）を反復して通過させることです。次に、負荷抵抗とリアクタンスの各組み合わせに対して出力電流/電圧をプローブし、これによりゲインと効率も計算できます。その後、特定の入力電力での負荷インピーダンスの関数として出力電力の輪郭をプロットします。これは以下のスミスチャートで示されています：各輪郭は、特定の出力電力（緑）と効率（青）を生成する抵抗とリアクタンスの値のセットを示しています。赤い輪郭は、これら2つの曲線のセットが重なる領域を示しています。輪郭が交差する特定の出力電力において、出力電力と効率の間のトレードオフを決定できます。異なる入力電力では、異なるセットの輪郭が生成されることに注意してください。 RFアンプのインピーダンスマッチングに関するロードプル解析の結果を示した例のスミスチャート [ ソース] 負荷プル結果から決定したリアクタンスと抵抗の組み合わせは、負荷インピーダンスを設定するためにどのマッチングネットワークを使用すべきかを教えてくれます。その後、テストクーポンを使用したベクトルネットワークアナライザーの測定でこれを確認できます。高周波でのマッチングネットワークの振る舞いに注意してください。自己共振に加えて（下記参照）、マッチングネットワークの帯域幅が FMCWチャープレーダーに対していくつかの問題を引き起こす可能性があります。77 GHzで、チャープ範囲が4 GHzに達することができるので、帯域幅は73から81 GHzまで比較的フラットであるべきです。

基板レイアウト再利用時のコンポーネントライブラリエラーの解決

基板レイアウト再利用時のコンポーネントライブラリエラーの解決 1 min Thought Leadership 適切なPCBデザインパッケージを利用するとこうした古い携帯電話のレイアウトを再利用することもできます最近、新しいパソコンを購入しました。古いハードドライブのデータが「魔法にかかったように」壊れはじめたせいです。新しいパソコンに入り込んでデータを移し替えると、昔のデータを再利用できなくなるのではないかと不安になりました。テキストファイルや画像のような単純なものなら、問題はありません。ファイルをすぐに開き直して再利用できます。PCB設計データを利用すれば、古いレイアウトを新しいプロジェクトで当たり前のように再利用したくなるかもしれません。場合によっては、地球の反対側のユーザーと設計を共有し、プロジェクト内のすべてのデータにアクセスできるようにしたいと考える可能性もあります。この場合、 Altium Designerの新しいバージョンで以前の設計データを利用できるようにするために、注意すべきことがあります。Altium Designerのライブラリ管理機能を使用すれば、古い設計データを新しいプロジェクトに簡単にインポートし、新しい設計で使用することができます。Altium Designerで古いデータを再利用する方法について、いくつか見ていきましょう。古いレイアウトの再利用古い基板レイアウトを新しいプロジェクトで再利用する方法はいくつかあります。回路図および基板レイアウトはライブラリのコンポーネントデータに依存するため、設計データがこのデータに適した位置を指していることを確認する必要があります。例として、Altium Designer 19で作成した回路図およびレイアウトを見てみましょう。このレイアウトと回路図には、「Miscellaneous Devices」ライブラリ(Altium Designerに付属している)の100pFコンデンサーと、ATMega328Pマイクロコントローラーが含まれています。マイクロコントローラー用の統合ライブラリは、インターネットからダウンロードしたコンポーネントデータから作成しました。回路図と基板レイアウトは独自のプロジェクトで作成されたもので、回路図ファイルとレイアウトファイルはローカルハードドライブに保存されています。これらのファイルを別の設計者に転送するシミュレーションを行うため、私は新しいプロジェクトを作成し、Altium Designerの[Components] パネルからATMega328Pマイクロコントローラーライブラリをアンインストールし、コンピューターから統合ライブラリファイルを削除しました。回路図ファイルと基板レイアウトファイルを新しいプロジェクトで開くだけの場合は、フットプリントシンボルと回路図シンボルを表示できますが、コンポーネントのデータにアクセスすることはできません。コンポーネントのプロパティ(PCBエディターの

77 GHz レーダー用自動車用PCB：ルーティングと信号整合性

77 GHz レーダー用オートモーティブレーダーPCB：ルーティングとシグナルインテグリティ 1 min Thought Leadership 最近の技術は急速に進化しており、自動車用レーダーは導入後間もなく、主に24 GHz近辺で動作していたものが、77 GHz波長へと移行しました。最近の規制変更により、77 GHzへの移行が可能となり、これには多くの利点があります。短い波長はより広い帯域幅を可能にし、より良い解像度、より小さいデバイスの形状、そしてより長い範囲を提供します。この帯域は偶然にも二原子酸素の2つの吸収帯の間に位置しており、24 GHz帯は水の吸収帯と重なっています。高い周波数の使用は、77 GHz波長レーダーモジュールの設計、シミュレーション、およびテストに一連の課題を生み出します。レーダーモジュール自体の設計に加えて、デバイスレイアウト、より小さい形状への統合、および車両内のより大きなエコシステムへの統合は、完全自動運転車への長い道のりでの設計上の課題です。長距離対短距離 77 GHz波長レーダー前回の投稿で説明したように、チャープされたGHzパルスは、レーダーシステムの視野内の複数のターゲットを識別するために使用されます。チャープパルスの使用により、参照オシレータからの信号に対するドップラーシフトとビート周波数を測定することで、複数のターゲットの速度と距離の検出が可能になります。位相配列アンテナ（3 Txおよび4 Rx SFPAs）の使用により、方向性の放射が可能となり、前述の2つの量とともに進入角を決定できます。自動車用途の77 GHz波長レーダーで使用されるアンテナアレイのジオメトリチャープ長（周波数範囲として測定）は、特定の自動車レーダーシステムの適用可能性の主要な決定要因です。長距離レーダー（LRR）は1 GHzの線形チャープパルス（76〜77 GHz）を使用し、高解像度短距離レーダー（SRR）は最大4

RF PCBで位相同期ループICをレイアウトする方法

RF PCBで位相同期ループICをレイアウトする方法 1 min Thought Leadership 通信システム、無線システム、および周波数合成が必要なその他のRFデバイスの一部として、位相同期ループはPCB設計において重要な役割を果たします。高周波トランシーバーや高速デジタルデバイスには、安定した内部制御可能なクロック信号を提供する統合VCOレイアウトとともに、統合された位相同期ループが含まれています。しかし、一部のPLL ICは、パッケージ内に統合VCOレイアウトを含む、個別のICとして利用可能です。合計すると、PLLはRF PCB設計において、復調、位相ノイズの除去、周波数合成におけるクリーンな波形の提供など、いくつかの重要なタスクを可能にします。 PCB内の位相同期ループは、他のRF PCBと同様に、寄生効果の影響を受ける可能性があり、設計者は個別の位相同期ループを使用している場合、賢明なレイアウト選択を行うべきです。位相同期ループの使用目的は何ですか？位相同期ループには、アナログ（RF）システムや、ボード全体で正確なクロックおよび信号同期が必要なシステムにおいて、いくつかの重要な機能があります。ここでは、位相同期ループの基本的な機能と、それらがRF PCBにおいて重要である理由をいくつか紹介します。フェーズノイズの除去：フェーズロックループは、電圧制御発振器（VCO）によって提供される基準と同期することで、基準信号からフェーズノイズを除去するためにも使用できます。過去には、これらのタスクにいくつかの別々のコンポーネントを使用していましたが、現在のフェーズロックループはVCOのレイアウトをICに統合しています。周波数合成：アナログまたはデジタルのフェーズロックループは、ある基準よりも高いまたは低い周波数での周波数合成にも使用できます。デジタル合成の観点からは、フェーズロックループを使用してデジタルパルスの繰り返し率を減少または増加させることができます。どちらの場合も、商用および実験用のフェーズロックループでGHzの10倍の振動/繰り返し率に達することができ、多くのRFアプリケーションをサポートできます。 FM信号の復調：フェーズロックループにFM信号が供給されると、VCOはその瞬時周波数を追跡します。ループフィルターステージ（下記参照）からの誤差電圧出力、つまりVCOを制御するものは、復調されたFM出力と等しくなります。低速/低周波数では、特定のドライバーの位相ノイズは通常、それを補償するために位相同期ループを利用する必要がないほど低いです。主な原因は、PCBレイアウトレベルで修正できる他の問題によるものです。位相同期ループの各コンポーネントの役割位相同期ループは、アナログアプリケーションではVCOからの負のフィードバックを使用し、デジタルアプリケーションでは数値制御オシレータ（NCO）を使用します。アナログアプリケーションでは、VCOまたはNCOからの出力周波数は、それぞれ入力電圧またはデジタル入力に依存します。いずれの場合も、PLLからの出力は、参照入力信号との位相差に比例します。位相差（そして出力）が時間とともに変化しない場合、その二つの信号は同じ周波数でロックされます。 RFシステムでは、アナログVCOからの出力は入力電圧に依存するため、参照クロック信号を変調するのに役立ちます。位相同期ループ内では、VCOはループフィルターを使用して特定の参照に効果的にロックします。アナログ位相同期ループでは、ループフィルターが所望の参照信号にロックするまでに時間がかかります（約100 nsに達します）。ループフィルターからの出力は、位相同期ループ内でも特別な位置を占めます。VCOを使用して所望のキャリア信号にロックする場合、周波数または位相変調信号は通常、位相同期ループのロック時間よりもはるかに速い速度で変調されます。この場合、ループフィルターは、参照とVCO信号の瞬時位相差に比例するエラー信号を出力します。変調された参照信号がキャリアとして位相同期ループに入力されると、このエラー信号は実際に復調された信号です。位相同期ループのブロック図位相同期ループのためのPCBレイアウト