Filter
Clear
Tags by Type
Software
RCから原子時計まで:すべてのクロックソース Altium Designer Projects RCから原子時計まで:すべてのクロックソース ほとんどの現代の回路、特にデジタル回路が関与する場合には、何らかのクロック源が見られます。すべてのクロック源には、安定性、信頼性、サイズ、消費電力、およびコストに関して一連のトレードオフが存在します。 幸いなことに、これらのトレードオフは比較的単純で、この1つの記事内でほぼ完全に説明できます。RCが555駆動のオシレーターに使われるものから、水素メーザー原子時計に至るまで、各クロック源の長所と短所について議論しましょう。 さあ、始めましょう! リラクゼーションと遅延源 RCリラクゼーション リラクゼーション発振器は、スイッチングデバイス(通常はBJT、JFET、Mosfet、またはデジタルゲート)と、電荷を蓄えるためのキャパシタで構成されています。キャパシタは定義された電圧レベルまで充電され、その後デバイスの状態が変化し、キャパシタが放電されます。回路は充電状態と放電状態の間で振動します。 リラクゼーション発振器は正弦波信号を生成しません。代わりに、のこぎり波と方形波を生成します。 RCリラクゼーション発振器の典型的な例は、有名なNE555です。このタイプの発振器のパラメータは以下に記載されています。 パラメータ 値 安定性(低い方が良い) 10^-2 から 10^-3 調整可能性 10:1 以上 周波数範囲 Hz から
干渉振幅歪み 干渉振幅歪み 以前のブログでCOMとチャネル分析について話しましたが、さらに視覚的な補助といくつかの例示コードを用いて、読者が自身で分析を行えるように議論を続けたいと思います。 まず、COMが何であるか、そしてCOMがどのように計算されるかの高レベルな概要を見てみましょう。COMは、ある時点での電圧の信号対雑音比です。その時点とはサンプリングポイントであり、利用可能な信号はサンプリングポイントでのパルス応答の電圧です。パルス応答とは、テスト中のチャネルを通過した後の電圧の形状であり、パルスは単に意図されたデータレートに対応する単位間隔を持つ矩形関数です。 ノイズは統計分析によって見つかり、ISI、クロストーク、システムの3つの主要なカテゴリーに分けられます。 ISIノイズは、チャネル内の反射による統計的ノイズです。DFEタップの後のパルス応答におけるゼロ以外の値は、このノイズに加算されます。考慮される値は、互いにMポイント離れたものだけです。これは下の図で円として示されています。マゼンタの円はDFEによって処理されたノイズの寄与であり、黒い円はDFEが適用されていないノイズ値です。 クロストークも全く同じ方法で行われますが、ノイズ値は非同期です。つまり、COMは利用可能な信号スライスに対応する値ではなく、ピーククロストーク値を取ります。システムノイズには、データ依存ジッター(DDJ)、ランダムジッター、およびICからのノイズのまとまった値が含まれます。DDJは反射に関連しているため、ISIノイズ値にトレンドがあります:ISIが多いほどDDJも多くなります。しかし、他のすべてのシステムノイズは、チャネルに関係なく一定です。 パルス応答を作成するための計算を行うことは決して簡単ではありませんが、ほとんどのエンジニアや科学者は最終的にはそれを理解できます。しかし、問題のノイズ部分ははるかに難しいです。主な問題は、以下に示す方程式93A-39の実装です。 世界のほとんどの人にとって、これはかなり難解な方程式です。各部分を説明し、その後で視覚的な補助を示します。左から右にかけて、pn(y)は、寄与するサンプルnからの位置yにおける電圧の確率です。言い換えれば、パルス応答の点の1つに対して、ノイズの量が発生する可能性がどの程度あるかということです。1/Lは変調を考慮に入れます。各レベルにはそれぞれの確率があり、y方向の総確率は1になる必要があります。したがって、確率は各レベルで均等に分割されます。この論文では、Non-Return Zero (NRZ)、Pulse Amplitude Modulation 4 (PAM4)、およびPAM6を分析します。NRZには2つのレベルがあり、PAM4には4つのレベルがあり、PAM6には6つのレベルがあります。実際には、IEEE COMコードは、標準が非対称レベルを考慮に入れていないため(しかし、入れることもできます😉)、1つのレベルに対する確率密度関数(PDF)のみを評価します。1つのレベルのみを考慮することは、標準の実行速度の向上にも寄与しており、これは熱い議論のトピックとなっています。 デルタ関数を一旦置いておき、その引数について考えましょう。ここで重要なのは、yがと同じ時に引数がゼロになることです。最後にデルタ関数がありますが、その引数がゼロの時、デルタ関数は単純に1になります。 yをスイープすると、ノイズサンプルnがどれだけのPDFを生成するかがわかります。次のステップは、各サンプルnに対して方程式93A-40を使用し、時間領域ソースからのノイズのPDFを得ることです。 この方程式を以下に示すサンプルに適用します。これは、再反射信号がチャネル上で0.000819779ボルトのノイズを生成している点です。 93A-39の内部引数をプロットすると、次のグラフが得られます。l = 0およびl
Altium DesignerならPCBリレーの選択、設計、レイアウトが簡単 Altium DesignerならPCBリレーの選択、設計、レイアウトが簡単 ユーザーの安全と基板を電気的損傷から保護するには、回路保護が欠かせません。小型中電圧PCBであろうと、大型高電圧電気機械システムであろうと、電力サージや電気回路の故障によりコンポーネントが破壊され、ユーザーに危険が及ぶ可能性があります。高電圧ESDや大電流サージが起きないようにする最善の方法は、シンプルなPCBリレーを使用することです。 金属製の筐体に取り付ける必要がある大型リレーと比較して、PCBリレーはスルーホールコンポーネントとして回路基板に直接取り付けることができます。これにより、基板とそのコンポーネントを電気的危険から簡単に保護できます。次に手掛けるシステムにPCBリレーを導入する場合、Allium Designerを使用すると、選択および配置プロセスがシンプルです。高電圧または大電流回路基板設計を順調に進めながら、Altium Designerから調達プロセスを迅速に進めることができます。 ALTIUM DESIGNER® 高電圧または大電流回路基板設計におけるPCBリレーの選択、レイアウト、配線のための業界標準の設計ツールを備えた唯一のアプリケーションです。 高電圧または大電流のシステムを扱うときはいつでも、安全性を最優先に考える必要があります。高電力システムに伴う危険は甚大で、コンポーネントの信頼性を運に任せることはできません。一方、設計者が動作中の高電圧 / 大電流放電から自分自身や機器を保護する方法はたくさんあります。 高電圧システムで使用される標準的な部品の1つにリレーがあります。これらのスイッチには、回路基板に取り付けることができるPCBリレーをはじめ、さまざまなサイズがあります。これらの部品は、信頼性を維持し、動作中の電力サージに耐えるために必要な保護を高電圧システムに提供します。 PCBリレーとは? PCBリレーは、PCBに直接取り付けることができる小型のリレーです。これらのリレーは定格電圧が高くなる傾向があり、そのサイズと重量のためにスルーホールコンポーネントとして基板に取り付けることができます。リレーは、小さな電圧回路で高電圧回路を制御する必要がある場合に使用されます。また、リレーを使うことで、トランジスタベースのスイッチングではできないガルバニック絶縁が可能になります。 PCBリレーは他のリレーと同じように機能しますが、よりコンパクトで定格電圧が低くなります。また、これらの部品は大型リレーに見られる標準的なシステムにも組み込まれています。リレーには以下の種類があります。 高電圧リレー:これらは、非常に高い電圧と電流で動作するように設計されています。 過電流リレー:このタイプのリレーが開くと、大電流が回路の周りを間違った方向に流れるのを防ぎます。 半導体リレー:電気回路の切り替えを行うソリッドステートリレーです。 遅延リレー:これらのリレーは、限られた時間にトリガーされます。 サーマルリレー:これらのリレーは、温度が特定のしきい値を超えると作動します。 差動保護リレー:このタイプのPCBリレーは、回路の2つの異なる部分の電圧または電流が異なる場合にトリガーできます。
BGAは、高密度な実装を実現する標準的なパッケージとして利用されており、Altium Designerではそれを先進の機能でサポートしています。 BGAパッケージの選択と配線戦略 BGAは、高密度な実装を実現する標準的なパッケージとして利用されており、Altium Designerではそれを先進の機能でサポートしています。 それらの機能については「 高密度なBGAの配線を容易にするAltium Designerの機能」でまとめて紹介しています。またそれ以外にも「 ピンスワップとパートスワップで配線を最適化」、「 ルームをより有効に活用する」、「 PCBのグリッドシステムとPolarグリッドの活用」で紹介済の機能も役立ちます。 しかし、これらはあくまで道具(ツール)であり、それを生かすも殺すも設計者次第です。 そこで、今回はBGAの実装設計の要点とそれをサポートするAltium Designerの機能についてその要点を紹介したいと思います。 BGAの実装設計には、緻密な設計戦略が必要 実装密度が高い基板を設計する場合には、試行錯誤による時間の浪費を避けるために、計画的な作業が必要です。特に、BGAパッケージを使用する基板では、事前にしっかりとした設計戦略を立てる事が必要です。 一言でいうと、段取りが肝心という事です。特に、ピン数の多いBGAの引き出し配線(ファンアウト)を手作業で行うのは現実的ではありません。しっかりと段取りをした後、自動機能を使って一気に引き出すというやり方でないと、らちがあきません。 まず、一般的なBGA実装設計プロセスをざっくり書き出してみます。 BGAパッケージの選択 BGAパッケージにはいろいろな端子ピッチのものがあり、求められる実装密度によって最適なものを選びます。 デザインルールの決定 グリッド、配線幅、クリアランスを決めます。 多層板の種類と層数の決定