製造前にPCB設計ルールで検出できる、よくあるDFM上の8つの問題

PCB設計チームで繰り返し見られるパターンとして、製造性を考慮した設計（DFM）に関する重要なルールや製造制約が、PCBレイアウトがかなり進んだ後になってから受け取られ、適用されることがあります。 2025 PCB West、SMTA International、Embedded World North Americaによる業界調査でも、この傾向が確認されており、これは「シフトライト失敗」と呼ばれることもあります。 

ワークフローの後半になって制約を導入すると、設計はコストのかかる再レイアウトのサイクルに追い込まれ、そのしわ寄せはスケジュールに及びます。ファブレビューで、アニュラリング不足、狭ピッチのQuad Flat No-Lead (QFN)パッケージ近傍の銅箔スリバー、あるいは選択したパッドタイプに対して不適切なサイズのマスク開口が見つかると、PCB設計者なら誰もがこの問題を実感するはずです。

解決策は、部品配置前に製造業者に適合した設計ルールを実装し、レイアウト全体を通してそれらを有効に保つことです。チームを成功に導くために、よくある8つのDFM問題と、それぞれを検出するルールの作り方を見ていきましょう。 

要点

• ファブレビューで見つかる問題の多くは、設計ルールの設定が遅すぎた、選定した製造業者と整合していなかった、またはレイアウト中に維持されていなかったことに起因します。 
• ファブが公開している製造能力を、部品配置前にクリアランス、アニュラリング、マスク、穴に関するルールへ落とし込み、ファブやスタックアップが変わったら再確認してください。 
• レイアウト全体を通してオンラインDRCを有効に保ち、配線の主要な節目ごとにバッチDRCを実行して、Gerberを出力する前にDFM問題を検出しましょう。 

よくある8つのDFM問題と、それを検出するルール

配線を始める前に、これらを事前確認チェックリストとして扱ってください。以下の各項目では、ファブレビューでよくある不具合と、それを防ぐルールを対応付けています。つまり、制約を一度ルールとして定義すれば、あとはDRCにその適用を任せられます。 

銅箔ジオメトリ

1. アニュラリングのブレークアウト、特に内層での発生

アニュラリングとは、穴あけ後にめっきスルーホールの周囲に残る銅箔部分のことです。ドリルの位置ずれ、位置合わせ公差、めっきばらつきはいずれもこの幅を削り取り、不足したリングはブレークアウトを起こします。これは特に内層で発生しやすく、その場合は電気試験を行うまで欠陥が見えません。設定すべきルールは Minimum Annular Ringで、製造業者の公差に応じて外層および内層に適用範囲を設定します。 

2. 銅箔フィーチャサイズ

銅箔パターンとそのクリアランスは、製造可能であるために一定以上の最小サイズが必要です。 Routing -> Width ルール（すべてのネットに対して最小値を設定）とClearance値によって、許容される銅箔フィーチャサイズと間隔を制御できます。

3. アシッドトラップ

鋭角を持つ銅箔形状は、製造時にエッチング液を閉じ込め、周囲の銅箔を過剰にエッチングしてしまうことがあります。低粘度のエッチング液によってこの問題はかなり軽減されていますが、 Acute Angleルールを省略してはいけません。このルールにより、トレースはパッドへ45°または90°で接続され、銅箔そのものに90°未満の遷移が生じるのを防げます。

4. ドリルと銅箔のクリアランス

穴あけされたホールが隣接層の銅箔に近すぎる位置にあると、めっき後に両者が短絡する可能性があります。この危険は多層基板で特に大きく、内層銅箔はレイアウトレビュー中に見えないためです。 Clearance ルールでMinimum Clearance MatrixのHole行を使うよう設定し、ファブに渡る前にこの問題を防ぎましょう。

マスクとペースト

5. 狭ピッチ部品でのソルダーマスクスリバーおよび開口の問題

狭ピッチ部品では、リード間にソルダーマスクダムが必要です。 このダムが薄すぎると、取り扱いや実装時にスリバーとして剥がれることがあります。逆に、ダムが存在しない、あるいは不足していると、はんだが隣接リード間を自由に流れ、リフロー時にブリッジを起こします。 Minimum Solder Mask Sliverと Solder Mask Expansionを設定して、両方の不具合モードに対応してください。

パッド、ビア、フットプリント

6. 不均一なSMDパッド接続（マンハッタン現象のリスク）

小型の2端子受動部品では、リフロー時にパッドごとの昇温速度が異なると、片側のパッドから部品が持ち上がることがあります。特に、一方のパッドが銅プレーンへ直接接続され、もう一方が細いトレース経由で接続されている場合に起こりやすくなります。小型SMDでは Polygon Connect Styleをサーマルリリーフ（直結ではなく）に設定し、あわせてフットプリントレベルでパッド対称性を確保してください。

7. フィルやキャップなしのVia-in-Pad

SMDパッド内にスルーホールビアがあると、リフロー時にはんだがビアバレル内へ吸い込まれ、接合部のはんだ不足を招きます。Via-in-pad自体は、狭ピッチBGAのエスケープ配線など正当な用途がありますが、設計ではフィル＆キャップを明示的に指定する必要があります。 Vias Under SMDルールを適用し、あわせて Clearance ルール内でvia-to-padクリアランスを設定し、製造ノートにはフィル＆キャップ要件を明記してください。

配置とシルクスクリーン

8. 部品クリアランスおよびパッド上シルクスクリーン違反

部品同士が近すぎると、実装装置と干渉したり、リワークのためのアクセスを妨げたりします。パッドや露出銅箔にシルクスクリーンが重なると、はんだの濡れ性を阻害し、検査も難しくなります。 Component Clearanceと Silk To Solder Mask Clearanceを使えば、出力前に両方の問題を検出できます。 

8つのDFM問題と、それを検出するルール

ルールを設定するタイミングと確認するタイミング

DFMルールセットは、部品配置前に整備され、レイアウト全体を通して有効である場合にのみ役立ちます。というのも、小さな違反を後工程の手戻りへ変えてしまうのは、ルールドリフトだからです。ルールとその適用は、レイアウトワークフローの3つの段階にまたがっています。

部品配置前

実際に基板を製造する製造業者と連携して、ルールセットを定義してください。 その最新の製造能力を確認し（多くのファブはWebサイトで公開しており、他社は依頼に応じてPDFを提供します）、それを基にクリアランス、アニュラリング、穴、マスクの各ルールを作成します。レイアウトツール内のルールと、製造業者の実際の能力が一致していないことは、DFMの手戻りを招く最も一般的な原因の1つです。

配線中

オンラインDRCは配線中ずっと有効にしておきます。対象となる違反は発生した時点でフラグ付けされるため、修正を小規模に抑え、広範な手戻りを防げます。 

節目ごとと出力前

回路の完了、層の配線完了、領域の確定といった主要な配線マイルストーンごとに、バッチDRCを実行してください。先に進む前に違反を解消し、最後まで先送りにしないことが重要です。毎回の実行時に免除済み違反を見直すことで、免除リストが気づかないうちに独自のルールセット化してしまうのを防げます。

ルールドリフトこそが、後工程でDFM問題が再び忍び込む原因です。製造業者の能力は変化しますし、古いプロジェクトから取り込んだルールセットは、現在のファブパートナーの公差に対して古くなっている可能性があります。各バッチDRCのたびにルールパラメータを検証することが、シフトライト失敗の静かな再発を防ぐ鍵です。いくつかの実践的なヒントとチェックリストについては、 7 Ways to Catch Rules & Constraints Earlyをご覧ください。

Altium DevelopがDFMルール適用をどう支援するか

Altium Developは、小規模チームの実際の働き方に合わせて最適化されたワークフローの中に、Altium品質の設計機能をもたらします。ルールセット、現在の設計状態、DRC結果はレイアウト全体を通して相互に関連付けられ、制約は同期ずれを起こしやすいスプレッドシートに分散されるのではなく、Constraint Managerに集約されます。オンラインDRCはレイアウト中に有効ルールへの違反を検出し、バッチDRCは節目ごとに設計を検証します。レビューのフィードバックは現在の設計状態に結び付いたまま保持されるため、製造エンジニアやファブパートナーは、問題が高コスト化する前にそれを確認し、コメントできます。 

ルールセットから初回で通るビルドへ

レイアウト中に見つかるDFM問題は、通常は局所的ですぐに修正できます。同じ問題でも、ファブレビューや実装工程で見つかると、スケジュール全体の立て直しにつながりかねません。ファブに整合したルールをレイアウト全体で有効にしておけば、レビューは修正作業ではなく確認作業になります。これが、Altiumが提唱するシフトレフトの考え方をDFMに適用したものです。すなわち、設計の柔軟性がまだ高いうちに、ワークフローの早い段階で制約を適用するということです。

Altium Developを今すぐ始める →

よくあるDFM問題に関するFAQ

PCB設計でDFMチェックに使われる具体的なツールには何がありますか？

Altium Designer、Cadence Allegro、Mentor Graphics Xpeditionなどのツールは、DFMチェックによく使われており、設計ルールや制約を適用するための強力な機能を提供します。

なぜPCBレイアウト前にDFMルールを適用することが重要なのですか？

PCBレイアウト前にDFMルールを適用することで、設計が最初から製造能力に整合したものとなり、高コストなエラーや手戻りを防ぐことができます。

設計ルールをファブ業者の能力に合わせるにはどうすればよいですか？

ファブ業者と連携して公開されている製造能力を把握し、AltiumのConstraint Managerのようなツールを使って、それに応じて設計ルールを調整することで、設計プロセス全体を通じた一貫性を維持できます。

関連資料

• PCBの初回合格率：小さな判断が大きな違いを生む 
• 手直しから収益へ：デジタルPCB DFMA 
• PCB DFMチェックに最適なツール 
• PCB設計レビューで重点を置くべき6つの領域 
• システムエンジニアリングにおけるDFM/DFA要件