Mobile menu

製造前にPCB設計ルールで検出できる、よくあるDFM問題8選

Adam J. Fleischer

| 投稿日 2026/06/23 火曜日

At a Glance

製造前にPCBのDFMエラーを未然に防ぎましょう。よくある8つの問題と、手戻りや遅延を回避するために役立つ設計ルールをご紹介します。

Go Deeper with AI:

PCB設計チームで繰り返し見られるパターンとして、製造性を考慮した設計（DFM）の重要なルールや製造制約が、PCBレイアウトがかなり進んだ後になってから受け取られ、適用されることがあります。 2025 PCB West、SMTA International、Embedded World North Americaの業界調査でも、このパターンが確認されており、「shift-right failure」と呼ばれることもあります。

ワークフローの後半で制約を導入すると、設計はコストのかかる再レイアウトのサイクルに追い込まれ、その代償をスケジュールが負うことになります。PCB設計者なら誰もが、annular ring不足、ファインピッチのQuad Flat No-Lead（QFN）パッケージ付近のスリバー、あるいは選択したパッドタイプに対して不適切なサイズのマスク開口といった指摘をfabレビューで見れば、この問題に気づくはずです。

解決策は、部品配置前に製造業者に合わせた設計ルールを実装し、それをレイアウト全体を通して有効に保つことです。チームを成功へ導くために、ここでは一般的なDFMの問題を8つ取り上げ、それぞれを検出するルールの作り方を見ていきましょう。

重要なポイント

fabレビューで見つかる問題の多くは、設計ルールの設定が遅すぎた、選定した製造業者と整合していなかった、あるいはレイアウト中に維持されなかったことに起因します。
fabが公開している製造能力を、部品配置前にクリアランス、annular ring、マスク、穴に関するルールへ落とし込み、fabやスタックアップが変わったときには必ず再確認してください。
レイアウト全体を通してオンラインDRCを有効に保ち、配線の各マイルストーンごとにバッチDRCを実行して、Gerberがワークステーションを離れる前にDFMの問題を検出しましょう。

よくある8つのDFM問題と、それを検出するルール

配線を始める前に、これらを事前確認用のチェックリストとして扱ってください。以下の各項目では、fabレビューでよくある不具合と、それを防ぐルールを組み合わせて示しています。これにより、制約を一度ルール化すれば、あとはDRCにその適用を任せられます。

銅箔ジオメトリ

1. annular ringのブレイクアウト（特に内層）

annular ringとは、ドリル加工後にめっき穴の周囲に残る銅箔のことです。ドリルのずれ、位置合わせ公差、めっきのばらつきはいずれもこの幅を削り取り、小さすぎるリングはブレイクアウトを起こします。これは特に内層で起こりやすく、その場合は電気検査まで欠陥が見えません。設定すべきルールはMinimum Annular Ringで、製造業者の公差に応じて外層および内層に適用範囲を設定します。

2. 銅箔フィーチャー寸法

銅箔フィーチャーとそのクリアランスは、製造可能であるために一定以上の最小寸法が必要です。 Routing -> Width ルール（すべてのネットに最小値を設定）とClearance値によって、許容される銅箔フィーチャーの寸法と間隔を制御できます。

3. アシッドトラップ

鋭角を持つ銅箔フィーチャーは、製造中にエッチャントを閉じ込め、周囲の銅を過剰にエッチングしてしまうことがあります。低粘度エッチャントによってこの問題はかなり緩和されていますが、 Acute Angleルールを省略してはいけません。このルールは、トレースを45°または90°でパッドへ導き、銅箔自体に90°未満の遷移が生じるのを防ぎます。

4. ドリル穴と銅箔のクリアランス

隣接層の銅箔に近すぎる位置へドリル穴が開くと、めっき後に両者が短絡する可能性があります。この危険性は多層基板で特に高く、内層銅箔はレイアウトレビュー中には見えないためです。 Clearance ルールでMinimum Clearance MatrixのHole行を使用するよう設定し、fabに回る前にこの問題を防ぎましょう。

マスクとペースト

5. ファインピッチ部品におけるソルダーマスクのスリバーと開口の問題

ファインピッチ部品では、リード間にソルダーマスクダムが必要です。このダムが薄すぎると、取り扱いや実装中にスリバーとして剥がれることがあります。ダムが存在しない、または小さすぎる場合は、隣接リード間をはんだが自由に流れ、リフロー時にブリッジを引き起こします。 Minimum Solder Mask Sliverと Solder Mask Expansionを設定して、両方の不具合モードに対応してください。

パッド、ビア、フットプリント

6. 不均一なSMDパッド接続（マンハッタン現象のリスク）

小型の2端子受動部品では、リフロー中に片側のパッドが持ち上がることがあります。特に、一方のパッドが銅プレーンへ直接接続され、もう一方が細いトレースを介して接続されている場合、両パッドの加熱速度が異なるために起こりやすくなります。小型SMDでは Polygon Connect Styleをサーマルリリーフ（direct connectではなく）に設定し、あわせてフットプリントレベルでパッド対称性を確保してください。

7. フィルやキャップなしのvia-in-pad

SMDパッド内にスルーホールビアがあると、リフロー中にはんだがビアバレル内へ吸い込まれ、はんだ不足の接合になります。via-in-padは、ファインピッチBGAの引き出し配線など正当な用途がありますが、その場合はfilled-and-cappedを設計上明示する必要があります。 Vias Under SMDルールを適用し、 Clearance ルール内でvia-to-padクリアランス設定も行い、さらに製造ノートでfill-and-cap要件を明記してください。

配置とシルク

8. 部品クリアランス不足およびシルクのパッド重なり違反

部品同士の配置が近すぎると、実装装置と干渉したり、リワークのアクセスを妨げたりします。パッドや露出銅箔に重なるシルクは、はんだの濡れ性を妨げ、検査も見えにくくします。 Component Clearanceと Silk To Solder Mask Clearanceによって、出力前に両方を検出できます。

8つのDFM問題と、それを検出するルール

DFMの問題	それを検出する設計ルール
銅箔ジオメトリ
annular ringのブレイクアウト（特に内層）	Minimum annular ring （製造業者の公差に応じて外層・内層へ適用範囲を設定）
銅箔スリバー	Width （関連ネットに最小値を設定）；polygon pourレビュー
アシッドトラップ	Acute angle
ドリル穴と銅箔のクリアランス	Clearance （hole行、minimum clearance matrix）
マスクとペースト
ファインピッチ部品におけるソルダーマスクのスリバーと開口の問題	Minimum solder mask sliver；solder mask expansion
パッド、ビア、フットプリント
不均一なSMDパッド接続（マンハッタン現象のリスク）	Polygon connect style （小型SMDではサーマルリリーフ）；フットプリントのパッド対称性
フィルやキャップなしのvia-in-pad	Vias under SMD
配置とシルク
部品クリアランス不足およびシルクのパッド重なり違反	Component clearance；silk to solder mask clearance

ルールを設定するタイミングと確認するタイミング

DFMルールセットは、部品配置前に導入され、レイアウト全体を通して有効に保たれて初めて役立ちます。なぜなら、rule driftこそが小さな違反を後工程での手戻りへと変えてしまうからです。ルールとその適用は、レイアウトワークフローの3つの段階にまたがります。

部品配置前

実際にその基板を製造する製造業者と協力してルールセットを定義してください。現在の製造能力を確認し（多くのfabはWebサイト上で公開しており、ほかは依頼すればPDFを送付します）、それを基にクリアランス、annular ring、穴、マスクのルールを作成します。レイアウトツールのルールと、製造業者の実際の能力との不一致は、DFM手戻りの最も一般的な原因の1つです。

配線中

配線中は常にオンラインDRCを有効にしておきます。対象となる違反は導入された時点で即座にフラグ付けされるため、修正を小規模に抑え、広範な手戻りを防げます。

マイルストーン時および出力前

主要な配線マイルストーンごとにバッチDRCを実行してください。たとえば回路の完了時、層の完了時、あるいは特定領域を確定する時点です。次へ進む前に違反を解消し、最後まで残さないようにしましょう。各実行時にwaiveした違反を見直すことで、waiverリストが気づかないうちに独自のルールセット化してしまうのを防げます。

rule driftによって、後工程のDFM問題は再び忍び込んできます。製造業者の能力は変化しますし、古いプロジェクトから取り込んだルールセットは、現在のfabパートナーの公差に対して古くなっている場合があります。各バッチDRC時にルールパラメータを検証することが、shift-right failureの静かな再発を防ぐ方法です。ヒントやチェックリストについては、 7 Ways to Catch Rules & Constraints Earlyをご覧ください。

Altium DevelopによるDFM適用の支援

Altium Developは、小規模チームの運用スタイルに合わせて最適化されたワークフローに、Altium品質の設計機能をもたらします。ルールセット、現在の設計状態、DRC結果はレイアウト全体を通して接続されたまま維持され、制約は同期ずれを起こしがちなスプレッドシートに分散するのではなく、Constraint Managerに一元化されます。オンラインDRCはレイアウト中に有効ルール違反をフラグし、バッチDRCはマイルストーン時に設計を検証します。レビューのフィードバックは現在の設計状態に結び付いたままなので、製造エンジニアやfabパートナーは、問題が高コスト化する前にそれを確認し、コメントできます。