Easy, Powerful, Modern

The world’s most trusted PCB design system.

Learn More

PCB設計

回路図とPCBレイアウトの同期によって効率と納期順守を改善

回路図とPCBレイアウトの同期によって効率と納期順守を改善画像ソース: Flickr user bittbox ( CC BY 2.0) しばらく前に、私は、スマート潅漑と環境モニタリングを自動化するためのシステムを設計、設置する会社で働いていました。業務に特有のニーズに対応するため（または、製造業者から戻ってきた後に、特定のモデルでの設計の欠点や見落としを補正するため）、どたん場で基板に「ハック」（ピンスワップやゲートスワップなど）を行うのが習慣になっていました。この即席の方法は、短期的には効果があり、その会社は、プロジェクトから期待された要件を必ず満たすことができましたが、この「直感に頼る」方法には、拡張性がありませんでした。問題の一部は、 PCBレイアウトの微調整に時間を使いすぎて（製造業者から基板が戻ってきて初めて、一部の詳細を無視していたことに気付いたのです）、詳細な回路図を通じて設計に全体的にアプローチするための時間が十分になかったことです。統合データモデルによるアプローチについて私たちが知っていれば、その時、役に立ったでしょう。記事を読む

デザインルールによるコンポーネントの電力定格の最適化

デザインルールによるコンポーネントの電力定格の最適化私は、自分が最初に設計した回路が認定に失敗したことを今でも覚えています。それは証明済みの設計で、既に以前の認定に合格していたものなので、テストが失敗したことをマネージャーから聞かされたときには非常に驚きました。「火がついた」と噂が広まりました。電子回路が実際に発火することは稀です。ほとんどの場合は、多少煙が出るだけです。どちらにしても、PCB上の焼け焦げが事実を物語っていました。トランジスタが過熱し、暴走して発煙したのです。しかし、なぜそのような結果になったのでしょうか? それは証明済みの設計でした。何が変わったのでしょうか? 簡単な調査の結果、回路は同じであることが証明されました。同じコンポーネントで、同じ入出力で、ロットや製造業者さえも同じでした。1つだけ変化したのはレイアウトでした。私がこの基板をレイアウトしたとき、機械的アセンブリの部品の周囲に収まるよう、フォームファクターを調整する必要がありました。パワートランジスタの周囲の銅箔は、元々は約1平方インチでした。この設計では記事を読む

回路図からのプロジェクトライブラリの作成

回路図からのプロジェクトライブラリの作成回路図からすばやくプロジェクトライブラリを作成し共有する外部の製造業者を使う場合、または社内に設置されたライブラリにアクセスできない他のグループと設計を共有する場合、プロジェクトライブラリを作成するとデータを簡単に共有できます。導入済みのライブラリ、または Altium Concord Proライブラリからライブラリを作成しても、サプライヤー検索を使って手動でライブラリを作成したとしても、部品をローカライズして簡単に作成できます。ライブラリを作成すると、外部との共有のためにデザインの移植性を高めることができます。 Altium Designerは、各コンポーネントのプロパティを編集することで、または [Find Similar Objects] コマンドを使いSchematic Inspectorを利用することでライブラリを作成する機能を備えています。しかし、大規模で複数シートにわたる回路図の場合、これらは実用的な方法ではありません。代わりに記事を読む

The New Age of PCB Documentation

PCB図面の新時代はじめにライトテーブル、テープ、マイラーの時代から、PCB設計工程は大きな進化を遂げました。80年代には初となるPCB設計ソフトウェアの発売が開始され、設計制作機能とテクノロジーの新しい時代の幕開けとなりました。それ以来、EDA企業の興隆、低迷、統合が行われていますが、増え続けるPCB設計の課題に対応するための設計者への助けとなるテクノロジーの進化は変わらずに続いています。ムーアの法則は真実であり続け、新しいテクノロジー、新しい要求事項は増えるばかりです。私たち設計者は、周波数、コンポーネントの密度、部品の調達と製造コストの増大に比例するように設計上の制約が急増している現状に対して愛憎入り混じる感情を抱いています。私たちの要望に基づいて、EDA企業は次世代の自動ルーティング、高速ルーティング、制約管理、コンポーネント情報システム、設計の再使用などなど、さまざまな機能を生み出しました。これらすべての新機能により、PCB設計者はあっという間に記事を読む

テスト容易化設計

テスト容易化設計概要プリント基板が完成するまでにかかる全コストは、ブランクPCBの製造コスト、コンポーネントのコスト、実装コスト、テストのコストのように複数の基本カテゴリーに分類できます。最後に出てきた、完成した基板をテストするのにかかるコストは、製品の合計製造コストの25%から30%を占める場合があります。収益性を求める設計は、2つの論理的側面から生まれます。1つはDFM（Design for Manufacturability）、つまり最小の欠陥率を維持しながら可能な限り最小の製造コストで製品を開発すること、もう1つはテスト容易化設計（DFT）です。テストカバレッジを最大化し、製造エラーおよびコンポーネント障害に関する欠陥を迅速に分離できるよう製品を設計することによって、DFTは収益性のある設計として最高のものとなります。この記事では、DFTを詳細に検討し、特にインサーキットテスト（ICT）に焦点を当てます。 DFMおよびDFTガイドライン委託製造業者（CM）を選択する際は記事を読む

レイヤースタックを間違えないようにする方法

レイヤースタックを間違えないようにする方法はじめに PCBの製造工程で最も犯しやすい間違いの1つは、層の順序の誤りです。確認しないままにしておくと、全工程が無駄になる場合があります。PCB実装工程を経た製品は、電気的導通の観点からは機能するかもしれません。電気的に導通していれば、電気的検査にも合格するかもしれません。しかし、プレーンや信号層の順序と層間の距離を最優先にしている設計では、最終的な実装段階で障害が発生します。正しい順序で積層し、後工程外観検査を行うために必要な情報を製造業者に確実に伝えるには、そうした情報を銅パターンとして直接設計に組み込んでおく必要があります。これらの銅パターンを設計に含めるのはPCB設計者の責任です。製造データ内に適切な銅パターンを設計しておけば、積層順序を間違える心配はほとんどなくなります。さらに、社内で品質保証検査を実施し、工場への投入が可能になった後、これらの銅パターンを使って最終実装検査を行うことができます。層の識別各層の銅箔にまず追加するパターンは記事を読む