パッケージPDNが電力整合性にどのような影響を与えるのか？

「コンポーネントは正しく設計されたPCBがなければ機能しない」と言うとき、その証拠としてコンポーネントのパッケージングを見る必要があります。コンポーネントのパッケージには信号の整合性に影響を与えるパラシティクスが伴うのは事実ですが、コンポーネントのパッケージングに関して我々があまり注目しない一領域があります：電力の整合性です。

すべてのコンポーネントパッケージと半導体ダイには独自のPDNがあり、オンチップ構造がPDNシミュレーションに含まれると、チップの構造が電力の整合性に影響を与えることが明らかになります。さらに、基板やインターポーザー上に構築された高度なパッケージやモジュールでは、パッケージに含まれる特定のコンポーネントが電力の整合性に影響を与え、オンチップキャパシタンスからアクティブな電力管理ダイに至るまでのすべてが含まれます。

この記事では、コンポーネントのパッケージングにおけるPDNがPCB設計者の設計実践にどのように影響を与えるかについて見ていきます。以下では、PCB内の負荷コンポーネントのパッケージングも考慮したPCB内のPDNを説明する典型的なモデルも読者に提供します。

パッケージPDNの影響

PCBに含まれる他の要素と同様に、パッケージPDNには、高速パルスに対する電気的応答に影響を与える容量性および誘導性の振る舞いがあります。集積回路がPCBに追加されると、これらのパッケージの寄生効果がテスト車両で測定されるPDNインピーダンススペクトラムを変更します。その結果、私たちは3つのPDNインピーダンスを持つことになります：

• チップ外：PCB上のみのPDNインピーダンスで、全ての平面/レール、電圧レギュレータ、コンデンサバンク、ビアを含む
• チップ上：チップ上のみのPDNインピーダンスで、全てのオンダイ平面、キャパシタンス、接点（バンプ）、ビアを含む
• 等価PDNインピーダンス：二つのモデルが連結された時のチップ+ボードの合計インピーダンス

チップ上のPDNインピーダンスは、（チップ+ボード）テスト車両の測定からそのZパラメータ行列を抽出することによって決定できます。言い換えれば、チップがボード上に配置されると、二つのインピーダンスが組み合わさって等価インピーダンススペクトラムを提供します。これは、GHz領域に達する高い信号帯域幅でPDNインピーダンス応答を生じさせる実際のインピーダンススペクトラムです。チップ上のPDNインピーダンスが重要になる応答領域を、チップとボードそれぞれでの典型的なインピーダンススペクトラムをより詳しく見ることによって決定できます。

例：ボードとパッケージのPDNインピーダンス

以下の2つのグラフは、PCBのPDNインピーダンスと、様々な点でプローブされた高度な3D統合パッケージのPDNインピーダンススペクトラムの例を示しています。この例のパッケージでは、複数のチップがインターポーザ上に積層され、スルーシリコンビアで接続されています。グラフは、以下で説明されるように、かなり異なります。

等価インピーダンスは、基本的にボードとチップの2つのインピーダンススペクトラムをカスケードネットワーク（例えば、並列に、下のモデルを参照）として配置したものです。これは、1GHz以上の周波数でオンチップPDNインピーダンスがインピーダンススペクトラムを支配することを意味し、したがって、ボードで観測される電源レールリップルは、システムの各部分からの帯域幅の寄与に依存することになります。

この事実の重要な帰結があります：

この情報を手に入れたら、PCB設計者はターゲットのPDNインピーダンスを必要な帯域幅内で下回るように基板が動作することを保証するために、どこにエネルギーを集中させるべきでしょうか？これには、パッケージとPCB内のPDNのコンポーネントを見ることが役立ちます。

基板 + パッケージ PDN インピーダンスモデル

他の記事で基板レベルのPDNインピーダンスについて説明しました。特にこの最近の記事で。以下に示されるモデルは、PCBとパッケージの両方の貢献をPDNインピーダンスに含むものです。

このモデルは、単一のダイを持つパッケージを考慮しています。複数のダイを持つパッケージ（2.5Dまたは3D統合）は、これらのダイをバンプを通じてそれぞれの誘導性相互接続で並列に接続することになります。オンチップ容量には、ダイ（パッケージ電源プレーン）に組み込まれたバルク容量や、CPUパッケージで見られるようなオンチップキャパシタが含まれる場合があります。

PCBのPDNインピーダンスの最高周波数端では、プレーン容量が支配的であることがわかります。これは、最も低い誘導性を持ち、比較的低容量である傾向があるためです。インピーダンスを減少させるためには

• 物理的に大きなプレーンを使用する
• 電源とグラウンドの間の分離誘電体を薄くする
• 高いDkの誘電体を使用する、例えば埋め込み容量材料

これらの対策により、プレーンの容量は増加しますが、プレーンのインダクタンスは減少します。したがって、これらの対策を用いることで、非常に高帯域幅の信号に電力を供給する必要がある場合、100 MHzから1 GHzの間のPDNインピーダンス曲線を下げることができるでしょう。

パッケージ内部で何が起こっているのか？

高度なコンポーネントのパッケージ内部では、1 GHzを超える帯域幅のシステムにおける電力整合性を決定するいくつかの主要な特徴が見られます：

• パッケージの電源/グラウンドプレーンペア
• ボール/ビアおよびバンプ
• パッケージ内で使用されるオンチップコンデンサ

一部のパッケージには、パッケージ内のコンデンサセットとシリコンダイの深く狭い溝に形成されたオンチップ容量を含む電力管理回路が含まれています。一部のCPUパッケージでは、これらのコンポーネントをパッケージ基板に配置し、ループインダクタンスを最小限に抑え、動作帯域幅をGHz範囲まで広げるためにダイに直接接続するアプローチが取られます。これは、BGAにデカップリングキャパシタ接続を配置する方法とほぼ同じです。

1 GHzを超えると、パッケージングデザイナーが最終的にパッケージPDNのインピーダンスを制御し、電源レールがGHz範囲で強いノイズを示すかどうかを決定します。PCBデザイナーとしては、パッケージ内の基板、インターポーザ、およびインターコネクトアーキテクチャを直接設計する役割を担わない限り、パッケージPDNで何が起こるかを制御することはできません。これはPCBデザイナーが通常果たす役割ではありませんが、将来的にはこのようなことが始まる可能性があります。

GHz周波数まで強力なデカップリングを提供し、安定した電力供給を実現するPCBスタックアップとレイアウトを作成する準備ができたら、Altium Designer®の完全な製品設計ツールセットを使用してください。Altium DesignerのCAD機能により、パッケージングおよびPCBレイアウトからハーネスおよびケーブル設計に至るまで、システムおよび製品設計のすべての側面を可能にします。設計が完了し、製造業者にファイルをリリースしたい場合、Altium 365™プラットフォームを使用すると、プロジェクトの共有やコラボレーションが簡単になります。

Altium DesignerとAltium 365で可能なことの表面をかすめただけです。今日、Altium Designer + Altium 365の無料トライアルを開始してください。