Mobile menu
PCB設計
ホーム PCB設計

PCB設計

業界をリードする専門家によるPCB設計の最新情報をご覧ください。

Learn How Altium Supports PCB Designers
Filter
見つかりました
Sort by
役割
ソフトウェア
コンテンツタイプ
適用
フィルターをクリア
EMI Series Part IV PCB設計におけるEMI制御の習得：低EMIのためのPCB設計方法 1 min Blog PCB設計者 PCB設計者 PCB設計者 PCB設計におけるEMI制御をマスターするシリーズの第4回目へようこそ。 PCB設計におけるEMI制御のマスタリング。この回では、効果的なPCB設計に不可欠な電磁干渉（EMI）の管理に関する高度な側面を探ります。 プリント基板（PCB）を設計する際の主な課題は、設計が放射された排出と導かれた排出の両方のテストに合格できるようにすることです。これは、規制基準を満たし、意図した環境でPCBが適切に機能し、他のデバイスやシステムへの干渉を引き起こさないようにするために重要です。 同様に重要なのは、外部および内部の排出に対する免疫を達成することで、最終製品の信頼性と性能を確保することです。 図1 - Altium Designer®でのPCB設計の例 電磁干渉（EMI）の設計では、排出は主に回路内の電流の変化によって引き起こされることを理解することが重要です。これは、内部の電流変化により、すべての回路が必然的にある程度の電磁放射を発することを意味します。設計者にとっての主な課題は、この放射の程度を管理し制御することです。 より良い電磁両立性（EMC）を達成するためには、これらの電磁放射を効果的に含有し最小限に抑えるプリント基板を設計することに焦点を当てる必要があります。 これには、2つの主要なタイプの放射を対処することが含まれます： 差動モード電流による放射； 共通モード電流による放射。 図2 - 回路内の差動モード電流と共通モード電流（共通モード電流の戻り経路は示されていません）。参照：Dario Fresu これらの電流を理解する最も簡単な方法は、差動モード電流を異なる経路を通って「反対方向」に流れるものと考えることであり、共通モード電流は回路の経路に沿って同じ「共通」の方向に流れます。 差動モード電流からの放射を最小限に抑える方法 差動モード電流は、回路の正常な動作に不可欠です。これらの電流は、集積回路（IC）とコンポーネントの間を流れ、PCB内の回路の設計の一部です。 記事を読む
NIST 800-171 電子製造における機密情報の保護 NIST 800-171：電子製造における機密情報の保護 1 min Blog 電気技術者 購買・調達マネージャー 技術マネージャー +2 電気技術者 電気技術者 購買・調達マネージャー 購買・調達マネージャー 技術マネージャー 技術マネージャー ITマネージャー ITマネージャー 製造技術者 製造技術者 機密性の高い設計および生産情報をNIST 800-171で保護しましょう。データを安全に保ち、ITAR規制に準拠する方法を学びましょう。 記事を読む
航空宇宙および防衛産業の陳腐化管理 航空宇宙および防衛の陳腐化管理は積極的に行うことができます 1 min Blog 購買・調達マネージャー 技術マネージャー ITマネージャー 購買・調達マネージャー 購買・調達マネージャー 技術マネージャー 技術マネージャー ITマネージャー ITマネージャー 国家の安全保障、安全、予算に対する壊滅的な影響を、航空宇宙および防衛機関向けに特化した積極的な陳腐化管理で防ぎます。 記事を読む
ZIFインターフェース、白背景に隔離 柔軟な回路の終端方法：PCBデザイナーのためのガイド 1 min Blog PCB設計者 電気技術者 製造技術者 PCB設計者 PCB設計者 電気技術者 電気技術者 製造技術者 製造技術者 柔軟な回路の終端方法を発見しましょう。これには、ZIFコネクタ、フレックスフィンガー、圧着コネクタが含まれます。耐久性と性能を確保します。 記事を読む
EN-November_OnTrack_Thumbnail Semiconductor Sales Are Up, Silicon Valley Invests in Mexico 4 min Newsletters Semiconductor sales are up year-over-year, but FPGA market growth looks uncertain. 記事を読む
バックドリル充填によるPCB内のブラインドビアとバリードビア バックドリル充填によるPCBのブラインドビアとバリードビア 1 min Blog PCB設計者 PCB設計者 PCB設計者 ブラインドビアは、HDI PCBだけでなく、機械的なドリリングを使用し、薄い外層やビルドアップフィルム層がない標準的な構築にも使用されます。これらの設計は多くの異なるシステムで活用されており、私にとってこれは高速設計や、プレスフィットピンやねじ込みピンのための終端穴が必要なRF設計で最も一般的です。アプリケーションが何であれ、これらの穴の存在は、ドリル、メッキ、そしてPCBスタックアップに層をプレスするための複数の積層プロセスを要求します。 PCBを構築するために必要な積層回数は、従来のエッチングと機械的ドリリングプロセスを前提としている場合、価格の適切な代理指標です。ブラインドビア/バリードビアがPCB内でどのように使用されるかによって、積層回数は初期のカウントと一致しない場合があります。そのため、PCBスタックアップにブラインドビアとバリードビアを配置する前に、製造業者がPCBを構築するために代替のアプローチを取る可能性があることに注意してください。これは、総コストとルーティングエリアに影響を与える可能性があります。ブラインドビアとバリードビアの配置が積層サイクルの数にどのように影響するか、そして最終的に、構築に関連する処理ステップとコストの数にどのように影響するかを見ていきます。 積層サイクルのコスト PCB製造における各積層サイクルは、穴あけとめっきのステップを伴い、これによりPCBスタックアップ内にブラインド/バリードビアを形成することができます。ブラインド/バリードビアが設計に存在する場合、複数の積層ステップが使用され、エッチングされた各層のグループを結合して最終的なスタックアップを作成します。各積層サイクルは処理ステップを追加し、それによって設計のコストが増加します。ブラインドビアは多くの製品で絶対に必要ですが、処理ステップの順序に関するいくつかの簡単な考慮事項により、追加コストの一部を相殺し、製品を競争力のあるものに保つことができます。 通常、ブラインド/バリードビアが必要な層のスパンの数を数え、スタックアップの外側にある中心コアまたはキャッピング層に1サイクルを加え、必要な積層の総数を得ます。例えば、以下のスタックアップを考えてみましょう。これには、埋め込まれたプリントRF回路用のスルーホールビアとバリードビアがありますが、これについては別の記事で より詳しく説明しています。 この例では、2つの積層サイクルが必要な対称スタックアップがあります。1つは埋め込まれたバリードビア用、もう1つのサイクルは外側の2層用です。これは、ブラインド/バリードビアを形成するために必要な標準的な多重積層プロセスを示す簡単な例です。 ブラインドビアやバリードビアの使用により、標準的なHDIスタックアップで見られるような連続積層を使用するよりも、少ない積層回数や異なる処理方法が可能になる場合があります。 標準的なHDIスタックアップで見られるような。これには以下のような例が含まれます： 片面レイヤーから始まるブラインドビアやオフセットバリードビア（ハイブリッド構造ではないビルド） 交差するブラインド/バリードビアを持つスタックアップ ブラインド/バリードビアを持つハイブリッドスタックアップ リバーススタックアップ（またはキャップコアスタックアップ） バックドリルアンドフィル 連続積層の代わりに使用できる別のプロセスとして、特定のレイヤーでバックドリルアンドフィルを行うことがあります。これにより、1回以上の積層ステップが不要になる場合があります。バックドリルアンドフィルでは、必要なレイヤースパンを超えてブラインドビアまたはバリードビアを形成しますが、その後、製造業者がブラインド/バリードビアを所望の長さまでバックドリルします。これにより、ビアが所望のレイヤーで終了し、ドリルされた誘電体の残りの空間は非導電性エポキシで埋められます。埋められた領域は、ドリルされたレイヤーが銅平面レイヤーであるような場合に、メッキ処理されることもあります。 上記の例のいくつかでは、これがスタックアップの一部を製造するための好ましい方法である可能性があります。これは、1回以上の積層サイクルを省略できるためです。これらの例での処理ステップを少し予測することで、ブラインド/ビア埋め込みビアの使用計画をより良く立てることができ、PCB製造での積層ステップをいくつか省略できる可能性があります。 非対称ブラインド/ビア埋め込みビア PCB製造は一般的に層の配置とそれに伴う積層での対称性を前提として進められます。しかし、ブラインド/ビア埋め込みビアを持つPCBスタックアップは、スタックアップで対称的な配置を使用しない場合があります。例えば、以下のようなビア埋め込みビアの場合、これは追加の積層を使用する代わりに、バックドリルアンドフィルが製造ソリューションとして評価される典型的なケースになります。 この例では、製造中に層スタックアップを対称に保つと、2つの可能なプロセスが発生します： 記事を読む
シロ化を解消するための協調的な要件管理システム シロ化を解消するための協調的な要件管理システム 1 min Blog 電気技術者 システムエンジニア/アーキテクト 電気技術者 電気技術者 システムエンジニア/アーキテクト システムエンジニア/アーキテクト 協調的な要件管理システムがどのようにしてサイロを解体し、ハードウェア、ソフトウェア、品質チームを一致させ、シームレスな製品開発を実現するかを発見してください。 記事を読む