ソートリーダーシップ

Filter
Clear
Tags by Type
Software
Altium Designerでブラインドビアとベリードビアを使用する Thought Leadership Altium Designerでブラインドビアとベリードビアを使用する 5ポンド用のバッグに10ポンドの荷物は入らない――この古いことわざは、PCB設計の配線トレースに特にあてはまります。残念ながら最近はこのような要求がノルマになっているように見えます。近頃はだれもが設計の密度を上げることやフォームファクタを削減すること、あるいはその両方を望んでいますが、これに対応するための方法の1つが、配線でブラインドビアとベリードビアを使用することです。これらのビアを使うと、スルーホールビアが接続されていないレイヤーでスルーホールビアが占めていたはずのスペースを利用できるため、配線方法の選択肢が広がります。 この設計技術が開発されてから、かなりの時間がたっているものの、まだ使用したことがないPCB設計者は大勢います。これらのビアを使い始めたとしても、他のビアに戻りたくなくなる恐れがあるため注意が必要です。また、製造コストも上がってしまうため、使用にあたっては事前の計画も必要です。ブラインドビアとベリードビアの使い方をよくご存じでない方のために、Altium Designerでのこれらのビアの使い方を簡単に説明します。 Altium Designerでビアを使用する 製造、実装を通して、レイアウトを正確かつ確実なものにする必要があります。選択した材料とメッキ、使用予定の半田、コンポーネントと試作品の入手した見積もり、基板のその他の要件も考慮します。Altium Designerのブラインドビアとベリードビアは、レイヤースタック全体ではなく特定のレイヤーを接続するように設定される以外は通常のビアと同じです。そのため、ブラインドビアとベリードビアの設定および使用方法を理解するには、まず通常のビアの使い方を理解する必要があります。 Altium Designerのパッドスタックとビアは、属性を定義することで作成される設計オブジェクトです。パッドスタックとビアの作成を完了するには、それらのサイズ、穴のサイズ、許容差、その他の属性を指定します。これらは、テンプレートから作成することも、その場でご自身で定義することも可能です。下の画像は、PCB設定メニューのビアのデフォルト設定を示しています。 Altium Designerでのデフォルトのビア設定 上図に、デフォルトビアに使用したテンプレート、穴情報、ビアのサイズ情報を示します。また、Altium Designerでビアの詳細をコントロールするように以下の基準に従って設定できます。 [Simple]: 1つのサイズですべてのレイヤーに対応 [Top-Middle-Bottom]: トップ、ミドル、ボトムのサイズを個別に指定できます。 [Full Stack]: 全レイヤーのサイズを個別に設定できます。
GaN MMICパワーアンプ市場の展望とアプリケーション Engineering News Thought Leadership GaN MMICパワーアンプ市場の展望とアプリケーション 次に購入するスマートフォンには、無線通信用のGaN MMICパワーアンプが搭載される可能性が高いです。かつて学術界に限定されていたものが、現在では急速に商業化されています。これらの開発はスマートフォンに限られているわけではありませんが、成長しているRFコンポーネント市場の大きな部分を占めると予想されています。自動車、航空宇宙、さらにはロボティクスにおける高周波レーダーが、GaN MMICのさらなる採用を大きく推進すると期待されています。高熱伝導率と耐圧電圧を必要とする関連分野として、GaN-SiCおよび4H-SiCアンプは、再生可能エネルギー部門での豊富な使用が期待されています。 市場データが証拠です。 Global mobile Suppliers Association (GSA)の最新の市場データによると、全ての5Gデバイスの67%以上がsub-6 GHzスペクトラムバンドをサポートしており、34%以上がmmWave無線通信をサポートしています。発表されたデバイスの27%以上がmmWaveとsub-6 GHz無線通信の両方をサポートしています。より多くのデバイスがmmWave範囲に進出し、これらの製品の冷却方法がより革新的になるにつれて、 最近の推定では、2023年までに全世界のアンプ市場の価値が16億ドルから30億ドルになるとされています。GaNは、この総市場シェアの43%を占めると予測されています。 これらのコンポーネントを取り巻く興奮が高まる中、RF、モバイル、レーダー、または電力変換の設計者であることは良い時期です。イノベーションを求めているなら、次に成長が見込まれる場所と、これらのアプリケーションにおいてGaN MMICがなぜ重要であるかを読み進めてください。 GaN MMICパワーアンプに対する興奮の理由は? GaNは、GaAsやバルクシリコンと並んで、高電子移動度トランジスタ(HEMT)に理想的な半導体です。RFアプリケーション用のGaNとSiやGaAsとの重要な違いは、それらの材料特性を比較すると明らかになります。以下の表に簡単な比較を示します。 特性 Si GaAs
デカップリングコンデンサとバイパス配置ガイドライン Thought Leadership デカップリングコンデンサとバイパス配置ガイドライン 電力整合性の問題は通常、電源の観点から見られますが、ICからの出力を見ることも同じくらい重要です。デカップリングおよびバイパスコンデンサは、PDN上で見られる電力変動を補償することを目的としており、信号レベルが一貫しており、ICの電源/グラウンドピンで一定の電圧が見られることを保証します。次のPCBでこれらのコンポーネントを成功裏に使用するための重要なバイパスおよびデカップリングコンデンサ設計ガイドラインをいくつかまとめました。このブログでは、バイパスコンデンサとデカップリングコンデンサの違いについて取り上げます。 2つの関連する電力整合性の問題 デカップリングキャパシタとバイパスキャパシタは、異なる2つの電力整合性問題を解決するために使用されます。これらの電力整合性問題は関連していますが、異なる方法で現れます。最初に指摘すべき点は、「デカップリングキャパシタ」と「バイパスキャパシタ」という用語が電力整合性に使用される場合、それらは誤称であり、何もデカップルまたはバイパスしません。また、ノイズを地面に渡すわけでもありません。単に時間をかけて充電および放電し、ノイズの変動に対応します。これらの用語は、電力整合性戦略の一部としてこれらのキャパシタの機能を指します。 まず、デカップリングコンデンサを考慮しましょう。PCBデカップリングコンデンサの配置の目的は、低周波の電源ノイズ、 PDN上のリンギング、およびPDN上のその他の電圧変動に対して、電源レール/プレーンとグラウンドプレーン間の電圧が一定に保たれるようにすることと一般に言われています。電源とグラウンドプレーンの間に配置されたデカップリングコンデンサは、プレーンと並列になり、これにより全体のPDN容量が増加します。実際には、 インタープレーン容量が不足していることを補い、PDNインピーダンスを減少させるため、PDN電圧のリンギングが最小限に抑えられます。 バイパスコンデンサについて考えてみましょう。これらもPDNと駆動IC内で一定の電圧を維持することを目的としていますが、補償する電圧は出力ピンとPCBのグラウンドプレーンの間の電圧です。電源供給ピンとICのグラウンド接続の間に配置されていますが、異なる機能を果たします。それは、キャパシタからグラウンドへのバウンスを抑制することです。デジタルICがスイッチすると、ボンドワイヤー、パッケージ、ピンの寄生インダクタンスが原因で、ドライバーの出力とグラウンドの間の電圧が増加します。バイパスコンデンサは、グラウンドバウンス電圧とは反対の電圧を出力し、理想的には総電圧変動がゼロになるようにします。 上記のモデルでは、バイパスコンデンサ(CB)とICパッケージ/グラウンド接続上の漂遊インダクタンスL1を含む閉ループがあります。出力ピンとグラウンドプレーンの間で測定される グラウンドバウンス電圧 V(GB)に注目してください。残りのインダクタンスはすべて寄生成分であり、バイパスコンデンサの応答時間に影響を与え、グラウンドバウンスを補償します。理想的なモデルでは、バイパスコンデンサによって見られる電圧は、スイッチング中に漂遊インダクタンスL1によって生成されるグラウンドバウンス電圧を補償します。 バイパスコンデンサの配置ガイドライン キャパシタからグラウンドへのバウンスが発生する仕組みを見れば、 バイパスキャパシタをどこに配置するかは明らかでしょう。上記の回路モデルにおける寄生インダクタンスのため、バイパスキャパシタは電源ピンとグラウンドピンにできるだけ近く配置する必要があります。これは、多くのアプリケーションノートやコンポーネントのデータシートで見つかるアドバイスと一致しています。 寄生インダクタンスに関連するもう一つの考慮事項は、ICへの接続がどのようにルーティングされるかです。キャパシタからICピンへ短いトレースをルーティングするのではなく、キャパシタをビアを通じて直接グラウンドプレーンと電源プレーンに接続するべきです。 パッドとトレースの間隔要件をこの配置で守ることを確認してください。 なぜこのような配置が必要なのでしょうか?その理由は、グラウンド/パワープレーンの配置(プレーンが隣接する層にある限り)は非常に低い寄生インダクタンスを持つからです。実際、これはボード内で最も低い寄生インダクタンスの源です。ボードの裏側にバイパスコンデンサを配置できる場合、より良い配置を実現できるかもしれません。 デカップリングコンデンサの設計ガイドライン PDNで必要な PCBデカップリングキャパシタのサイズを決定した後、入力電圧の変動を補償できるように、どこかに配置する必要があります。実際には、複数を使用するのが最善で、並列に配置され、並列配置により有効な直列インダクタンスが低くなります。 古いガイドラインでは、基板上のどこにでも配置できるとされていました。しかし、これには注意が必要です。なぜなら、デカップリングキャパシタとターゲットICの間の寄生インダクタンスが増加し、PDNのインピーダンスとEMIへの感受性が高まる可能性があるからです。代わりに、エッジレートが速いICの場合、ターゲットICに近づけて配置するべきです。下の画像は、ICの近くに配置された典型的なバイパスおよびデカップリングキャパシタの配置を示しています。これは、キャパシタとICの間の寄生インダクタンスが非常に低いため、高速回路にとって最適な配置の一つです。
PCBコアとプリプレグ材料:設計者が知っておくべきこと Thought Leadership プリプレグ材料とPCBコアの違い:設計者が知っておくべきこと PCBの材料選択や製造プロセスについてもっと知りたいというデザイナーからの質問を時々受けます。私は製造業者ではありませんが、新しいプロジェクトに取り組む際に利用可能な材料について何かを理解することは、デザイナーにとって有益です。PCBのコアとプリプレグ材料の正確な違いについて質問を受けることがあります。これらの用語は、時には初心者のデザイナーを含めて、交換可能に使用されることがあります。私もこれに該当することを認めます。 プリプレグとコアの違いが明確になったら、どのような材料を使用すべきか、重要な電気パラメータはメッキ、エッチング、硬化中にどのように変化するのか?GHz周波数で作業する必要があるデザイナーが増えるにつれて、これらの材料上でトレースを適切にサイジングし、複雑な信号整合性の問題を避けるために、これらの点は非常に重要になります。 PCBデザインにおけるコアとプリプレグの違いは何ですか? PCBのコアと積層材は似ているようで、いくつかの点で大きく異なります。コアは実質的に1枚以上のプリプレグ積層材であり、これらは圧縮され、硬化され、熱で硬化された後、両面に銅箔でメッキされます。プリプレグ材料は樹脂で含浸されており、この樹脂は硬化されますが、未硬化の状態で残されます。ほとんどのメーカーは、プリプレグをコア材料を一緒に保持する接着剤として説明しています。プリプレグ積層材の各側に2つのコアが積み重ねられ、その積層体を熱にさらすと、樹脂が隣接する層に結合し始めます。硬化した樹脂は徐々にクロスリンキングを通じて硬化し、その結果としての材料特性はコア層のそれに近づき始めます。 樹脂材料はガラス繊維を包み込み、このガラス繊維の製造プロセスは糸を製造するのに使用されるプロセスと非常に似ています。ガラス繊維は非常に密集している場合(例:7628プリプレグ)もあれば、緩い場合(例:1080プリプレグ)もあり、これは製造中に織機で制御されます。糸の隙間と全体的な均一性は電磁特性を決定し、これが信号がボード内で見る分散、損失、および任意のファイバーウィーブ効果の原因となります。 FR4 PCBコア/プリプレグ織物とその重要な材料特性。出典:Isola Group。 PCBコアとプリプレグ材料は、レジンの含有量、レジンの種類、ガラス織物によって、異なる誘電率を持つことがあります。これは、トラック上の信号によって見られる実効誘電率が周囲の材料の誘電率に依存するため、非常に正確なインピーダンスマッチングが必要なボードを設計する際に問題となることがあります。すべてのプリプレグとコア材料が互換性があるわけではなく、誘電率が大きく異なるコア/プリプレグのスタックは、相互接続における正確な誘電率と損失を予測することを難しくします(下記参照)。 任意のPCBコアまたはプリプレグ材料において、高電圧での 漏れ電流とクリープ電流は懸念されます。銅の電気移動とその後の導電性フィラメントの成長は、FR4材料のクリープ仕様の一因です。この問題、およびガラス転移温度と分解温度を上げる願望は、FR4コアとラミネートで非ジシアンジアミド(非DICY)レジンへの切り替えを促しました。フェノール樹脂は、DICYレジンと比較して、完全硬化後の高い分解温度とガラス転移温度を提供すると同時に、より高い絶縁抵抗を提供します。 異なるコアとプリプレグ材料の実効誘電率 コアとプリプレグ材料の明らかな構造的変化により、信号整合性の観点から誘電率と損失角の正確な値を得ることが重要です。信号の立ち上がり時間が短い場合、マーケティングデータシートから値を取ることができるかもしれません。しかし、膝周波数やアナログ信号がGHz範囲に達すると、データシートから引用された値に注意が必要になります。特に、 インピーダンス制御ルーティングを使用して相互接続の挙動をモデリングする場合はそうです。 データシートの値の問題は、実際に測定される誘電率はテスト方法、ルーティングの形状、特定の周波数(特にGHz範囲)、樹脂含有量、さらには材料の厚さに依存するためです。ジョン・クーンロッドは、 最近のポッドキャストでこの問題について広範囲にわたって議論しています。異なるPCBコア/プリプレグ材料の織りパターンは、それらを非常に不均一で異方性のあるものにしており、重要な材料特性が空間内および異なる方向に沿って変化することを意味します。これが、スキューやファイバー空洞共振などの ファイバーウィーブ効果が存在する理由です。 あなたは思うかもしれませんが、なぜラミネートの厚さが材料特性を特徴づける際に重要なのでしょうか?その理由は、信号の挙動を特徴づける重要なパラメーターが有効誘電率(これは複素数の量です!)であり、これは使用するトレースの寸法と層の厚さに依存するからです。 マイクロストリップおよび 対称ストリップライン伝送線に関するこれらの記事をご覧ください。
インピーダンス配線をコントロールするためのプリプレグとコア使用の比較 Thought Leadership インピーダンス配線をコントロールするためのプリプレグとコア使用の比較 適切な層の材料で、インピーダンスをコントロールした設計をしていますか ? PCB設計のより細かい点について最初に学び始めたとき、コアは特殊な材料であるという印象を受けました。これは必ずしも真実ではありません。設計者には、要求に最も適したコア/プリプレグの配置を選択する自由があります。インピーダンス配線の制御に関して言えば、特に高周波数では、分離絶縁体としてコア層とプリプレグ層のいずれを使用するかが重要な問題になります。 それでは、どちらの層がインピーダンス配線のコントロールに最適なのでしょうか? 基板のインピーダンスをより細かく制御するには、ガラス繊維の影響を考えるに先立ち、より高い、比誘電率の均一性が必要です。また、製造後の基板の比誘電率の一貫性と予測可能性も高い必要があります。ここでは、プリプレグ層とコア層の位置を決定する際に、レイヤー構成に適した材料をどこで慎重に購入する必要があるかを説明します。 プリプレグvsコアにおけるインピーダンス コントロール コアは、厚くて硬いガラス繊維の層で、通常は層数の少ない基板の中央に配置されます。私が見た限りでは、「コア」という語を使用すると、新人設計者は文字どおり、「あらゆる設計は、基板の中心にコアがあり、その周りに他の層が組み込まれているに違いない」と受け止めます。私は、特に層数が増加するにつれて、これは必要条件ではないことを後から学びました。実際には、コアとプリプレグの層が交互にあり、中央の層は必ずしもコア層ではありません。重要なのは、コア層が配置されている場所に関係なく、レイヤー構成は対称であるという点です。 プリプレグは、製造の時点では完全には硬化していない材料で、コア層間の接着剤を形成します。最近かかわった、 板厚が標準的な1.57mmの基板を扱ったプロジェクトでは、外層にRogersのコア、内層にFR4プリプレグ/コアを使用しましたが、このタイプのハイブリッド多層板 (FR4にPTFEを積層) はよく使用されます。材料によってコストが異なるので、コストは結果を左右する要因です。したがって、低損失の積層板は、一般に高速/高周波信号を伝送する層のために予約されています。 通常、比誘電率と厚さの両方に関して、コア層はプリプレグ層よりも高い再現性を持っています。これは、コア材料がすでに銅箔と結合されているからです。これに対し、プリプレグの製造業者は原材料の比誘電率の範囲しか指定できず、アセンブリ後の比誘電率を指定していません。そのような状況が、相互接続上の信号によって参照される実効比誘電率を決定します。特殊な低損失プリプレグ積層板の中には、比誘電率が非常に幅広いバリエーション (50%以上) を持つものがあります。 シングルPly CoreかダブルPly Coreか? ガラス繊維の織り方が異なるコア材料の中には、比誘電率が大きく異なるものがあります。これは、特定のコア材料がシングルplyかダブルplyかによっても異なります。106コアと106/1080コアが完璧な例です。これらの材料の比誘電率は約10%変動しますが、既存のデザインを使って、シングルply coreとダブルply