ホワイトペーパー

設計データの管理: パート2 — サプライチェーン

Whitepapers 設計データの管理: パート2 — サプライチェーンコンポーネントの入手可能性は、製品の遅延、製品投入時期の逸失、さらには製品が製造不可能になることに影響があります。デザインの中から迅速かつ簡単にコンポーネントを選択し、価格を調べ、利用可能な数量を確認する方法を紹介します。このホワイトペーパーでは、サプライヤーのリンクの管理、例えば設計に使用するコンポーネントが購入可能かどうかを確認する方法について解説します。はじめに「設計データ管理パート1: コンポーネント管理」では、設計技術者が時間の少なくとも15から35%を、自分の設計で使用するコンポーネントを探して確認するため浪費していることを説明しました。これに加えて、エンジニアリングと購入との間には、さらに壁を超える必要があります。既存の設計について再発注や変更を行うときは、どうすればいいのでしょうか？必要なコンポーネントがまだ購入可能かどうか、どうすれば確認できるでしょうか？エンタープライズ向けソリューションから、手動によるスプレッドシートでの追跡まで、多くの異なるデータベースや手法が存在します。コンポーネントにライブのサプライヤーデータが直接追加され、この情報を即座に参照できたらどうでしょうか? データ管理シリーズのパート2では、コンポーネントのサプライチェーンについて解説します。Aberdeen Groupによれば、最良の企業の81%は集中して構築および管理されるライブラリシステムを使用しています。このようなシステムにアクセスできれば、その情報に基づいてデータベースを参照し、選択を行えるようになります。しかし、多くの企業ではこのようなレベルのエンタープライズベースのソリューションにアクセスできません。今は金曜日の午後3時です。次の試作のアイディアについて、新しい設計仕様を受け取りました。使い慣れたライブラリと、エンジニアリング用書類の束と、お気に入りのシャープペンを手に取ります。さあ、仕事の時間です。今までの電源は再利用できそうですが、他の部分は最初から設計する必要があります。生産のためにどの部品が利用可能か、どの部品を置き替える必要があるのか、既存の設計の部品のうちどれが、どれだけの数量で注文可能かを、どうすれば確認できるでしょうか？ (※続きはPDFをダウンロードしてください) 今すぐ Altium Concord Pro の無償評価版をリクエストして、世界最高のPCB設計ソリューションをお試しください！

ピン、パート、差動ペアスワップによる配線の簡素化

Whitepapers ピン、パート、差動ペアスワップによる配線の簡素化 PCBデザインで部品を配置するとき、その配置のためにコネクションが互いに交差することは珍しくありません。コネクションの多少の交差は、他のレイヤーへのビアや、少し長い配線を使用して対処できますが、次の図に示すような多くの交差がある場合、配線は非常に難しく、時間を要するものとなります。多くの交差を含む、より複雑な配線の場合、PCB設計者は一般にデバイスピンやサブパートをスワップして、コネクションの交差数を減らします。ピンやパートスワップによりPCBでの交差は解消できますが、このような変更は回路図に反映させる必要があります。このホワイトペーパーでは、ピン、サブパート、差動ペアスワップによりコネクションの交差を減らして最適の配線を実現しながら、回路図とPCB間のデザインの同期を維持する方法について説明します。はじめにコンポーネントの最適な配置により、コネクションラインの交差を最小化するには、多くの作業が必要です。しかし、交差を完全に避けることは不可能です。多くのコネクションの交差が存在すると、PCBの配線は非常に難しくなり、完了には多大な時間を要します。PCB設計者は、電気的に可能ならば、ネット割り当てをデバイスの特定のピンから、別の使用可能なデバイスのピンにスワップすることが一般的です。同様に、共通パッケージ内のサブパートをスワップして、コネクションの交差を減らすこともできます。ピンスワップは、2つの異なるピンのネットが、デザインの電気的な機能に悪影響を及ぼさないでスワップできます。基本的な例は、抵抗の2つのピンです。抵抗のピンには固有の極性が存在しないため、交差を解消するためにピンを自由にスワップでき、機能は変化しません。別の実践的な例はピン数の多いコネクタで、各ピンに信号割り当ての厳格な要件が存在しない場合です。コネクタの多くのピンを柔軟にスワップできるため、いくつかのコネクションの交差を解消できる可能性があります。最もピンスワップの対象となるコンポーネントタイプはFPGAデバイスでしょう。これらのデバイスにはユーザー定義可能なI/Oピンがあり、該当する電圧バンク内で、必要に応じてピンを自由に再割り当てできます。サブパートのスワップでは、共通のパッケージ内に存在する類似パートがスワップされます。例えば、LM6154 QuadオペアンプICは単一のパッケージ内に、4つの独立した、同一のオペアンプが含まれています。このため、オペアンプC（ピン8、9、10）をオペアンプA（ピン2、3、1）とスワップし、同じ機能を維持したままコネクションラインの交差を解消できます。サブパートのスワップは「ゲートスワップ」と呼ばれることがあります。これは、SN74S02N Quad NORゲートパッケージ内の4つの独立したゲートを自由にスワップできることを示しています。デバイスのピンとサブパートのスワップは、コネクションの交差の総数を減らすため、非常に役立ちます。デバイスのピンまたはサブパートのスワップを正しく行うには、どのピンをスワップするか事前に定義する必要があります。さらに、PCBデザイン内でピンまたはパートスワップを行った後、その変更を反映するよう回路図を更新し、PCBレイアウトと回路図との同期を維持する必要があります。これらの同期を怠ると、致命的なエラーを引き起こす恐れがあります。ピンとパートスワップピンまたはパートスワップは、3つの一般的な手順で行われます。スワップデータの構成、ピンまたはパートスワップの実行、最後にスワップ内容で回路図を更新して同期する手順です。 (※続きはPDFをダウンロードしてください) 今すぐ Altium Designerの無償評価版をリクエストして、世界最高のPCB設計ソリューションをお試しください！

細心の配慮が必要な基板の領域

Whitepapers 細心の配慮が必要な基板の領域はじめに現在、FPGAやマイクロプロセッサーなどの高度で多岐にわたるさまざまな半導体デバイスの格納には、一般的にボールグリッドアレイ(BGA)のデバイスパッケージが利用されています。チップ製造の技術的な進歩に足並みを揃えるため、埋め込み型設計向けのBGAパッケージはこの何年かで大きく進展しました。このパッケージは、標準的なBGAとマイクロBGAに分類できます。現在の技術では出口配線が原因となり、複数のI/O可用性に対する要求によって、経験の豊富なPCB設計者にさえ多くの課題がもたらされています。そのなかでも、製造の失敗といった問題を引き起こすことのない適切な出口配線を確保しなければなりません。パッドやビアのサイズ、I/Oピンの数、BGAのファンアウトに必要なレイヤーの数、トレース幅のスペースなど、適切なファンアウト配線を行うには、いくつかの応用が必要になります。また、基板のレイヤー数をいくつにするかという問題もありますが、これは簡単に決められるものではありません。レイヤーの数が増えると、製品の全体的なコストも上がります。一方で、発生したノイズを抑制するために、レイヤーを追加しなければならないこともあります。作業領域設計のトレースとスペース幅、ビアのサイズ、1つのチャンネルのトレース量が確定しないと、必要なレイヤー数は決定できません。I/Oピンを最小限にするための最良の方法は、レイヤーの数を減らすことです。一般的には、デバイスの最初の2つの外層にはビアが必要ないものの、内層の下にはビアを配線しなければなりません。多くの設計者は、これを「ドッグボーン」と呼びます。これは、ビアが反対側の端にある場合のBGAパッドからの短いトレースを指します。ドッグボーンがファンアウトすると、デバイスが4つのセクションに分離されます。これはデバイスの縁をオーバーするエスケープ配線となり、その他の内層のパッドに別のレイヤーからアクセスできるようになります。このプロセスは、パッドが完全にファンアウトするまで続行されます。スナップグリッドの場合、配線は必ずしも一貫しません。そのよい例は、トレース幅を縮小するネックダウンが必要なときです。この場合、適切なスナップグリッドを確保するために、変更や設定を何度も繰り返さなければならない面倒な事態になることがあります。ただし、グリッド内にグリッドを挿入し、スナップグリッドの感度をより適切な設定に自動的に変更できれば、単調なプロセスを繰り返す負担を軽減できます。もうひとつの例は、円形コンポーネントの配置です。高度なスナップ管理システムではPolarグリッドが役立ちます。これは特にコンポーネントの配置で円形基板を設計する際に極めて有用です。 (※続きはPDFをダウンロードしてください) 今すぐ Altium Designerの無償評価版をリクエストして、世界最高のPCB設計ソリューションをお試しください！

USB TYPE-Cによる設計要件の克服

Whitepapers USB TYPE-Cによる設計要件の克服電子設計において最も回避すべき事態は、電力需要のバランスを間違えることです。電圧が低すぎれば、デバイスは正常に動作しません。電圧が高すぎれば電子回路に異常が発生して煙が発生し、独立記念日の花火のような喧騒が発生します。デバイスがさまざまな状態で動作するとき、状態ごとに必要な電圧が異なる場合、その複雑性は手に負えないものとなります。組み込みセンサーの使用の普及により、継続的なデータ収集が単純になりましたが、データ転送量の増大と消費電力の低減を同時に実現するのは困難です。誰でも使用できる複合ソリューションがあれば、素晴らしいと思いませんか? データ伝送多くの場合に、より強力なシステムで共有データの解析を行うためにデータを伝送する必要があり、そして多くの場合はワイヤレステクノロジーが使用されます。携帯電話は、デバイス間にわたって共有されるデータの動向を示す試作の例となりました。携帯電話は、スマートウォッチ、ヘッドフォン、照明システムなど接続されているアクセサリーのためにデータ処理を行う、中核デバイスとして機能します。しかし、ワイヤレス接続や周辺機器のコントロールは、携帯電話の消費電力を大幅に増やす要因となります。有線のインターフェイスは必要な要求をすべて満たし、ワイヤレスインターフェイスよりも低消費電力です。従来の手法を理解することで、データ伝送用の新しいテクノロジーであるUSB Type-Cの発展の足がかりが築かれました。 USB接続性の歴史 90年代後半まで、データ伝送はほとんど有線接続によって行われてきました。さまざまな用途に適するよう、各種のケーブル規格が進化しましたが、中核のアプリケーションは変化せず、データの伝送、表示、電力供給のままです。Universal Serial Busは、一般にUSBと呼ばれており、安価で多用途な、オープンな分散ソリューションとして、過去20年間にわたって使用されてきました。USB Type-AおよびBは、全世界で利用可能な、最も主要な有線データ伝送ケーブルです。 (※続きはPDFをダウンロードしてください) 今すぐ Altium Designerの無償評価版をリクエストして、世界最高のPCB設計ソリューションをお試しください！

10 Symptoms of a Bad PDN

Whitepapers 問題のあるPDNにおける10項目の兆候パワーインテグリティとは「DCパワーインテグリティー」という言葉をそのまま受け取ると、ごく単純なトピックのように思われます。実際は、プリント基板上の各コンポーネントに、必要に応じて必要な電力(電流および電圧)を確実に供給する必要があるだけです。しかし、それはほんの表面的なことです。新たな現実はもう少し複雑です。ピッチの細かいデバイスパッケージを扱う仕事を始めると、前述のデバイスの製造上の制約や電力要件が、ほとんど容認されないものです。全ての電源ピンに必要な電流を得ることが難しいばかりでなく、複数の電源電圧を扱うことになります。つまり、レイヤー数の多いPCBが必要である場合以外は、さまざまなスプリットプレーンを通じてデバイスへの電力を得る必要があります。そしてそこにトラブルが発生するのです。適切な電源分配ネットワーク(PDN)を計画し、設計する必要があります。多くの設計者にとって、PDNはPCB設計プロセスにおいて異質でやっかいな部分です。実際のPDN構築はかなり要求が厳しく、特殊なトレーニングや経験を要する可能性があるため、まさにそのように言えます。一方で、電源分配ネットワークのパフォーマンスの最適化はそれほど複雑ではありません。実際、PDNの最適化の基本目標は、各負荷に対して十分な電流および電圧を供給して動作要件を満たすという、PCB設計プロセスと同じくらい単純なものである可能性があります。各電源と対応する負荷の間に十分な金属を確保することは、PDNのパフォーマンスに関してPCBで最も重要な点です。今やパワーインテグリティは目新しい問題ではありません。実際のところ長らくよく耳にする話題でしたが、真剣な問題として取り上げられるようになったのはここ数年のことです。主な原因は、基板がますます小型化していることです。ウェアラブルがよい例です。スマートウォッチは、ワイヤレス接続、バッテリー、画面の全てが小さなパッケージに組み込まれた小型コンピューターを手首に装着するものです。これは信じられないことです！ますます小型化する製品を探求することで、電源の電圧許容差がより厳しくなる一方、より大きな電流が流れるコンポーネントの密度は高くなります。そして、全ての操作段階でそれらのコンポーネントに適切な電力を供給できる必要があります。何が問題かパワーインテグリティの問題は単純で、コンポーネントが必要に応じて必要な電力を得ることができない状況になることです。この問題を解決することが本当にそれほど難しいのでしょうか？銅箔やビアを追加すれば解決します。ただしビアや銅箔の追加は問題解決には役立つかもしれませんが、いつでもできるわけではありません。銅箔に関して言えば、温度であれ電圧であれ発生する可能性のある問題に対処するため、基板へ銅箔をできるだけ大量に塗布したいと思うかもしれませんが、そのような時代は終わりました。サーバーの設計ですら非常に高密度になり、基板面積は、過度に保守的な設計慣習によって無駄使いできない貴重な要素になっています。電源供給用の金属は全て「不可欠」であり、レイヤーを追加したり基板サイズを大きくする余裕はありません。これは、今日特にIoTやウェアラブルに当てはまり、従うべきフォームファクターになっています。 (※続きはPDFをダウンロードしてください) 今すぐAltium Designerの拡張機能である PDN Analyzer の無償評価版をリクエストして、世界最高のPCB設計ソリューションをお試しください！

Mitigating Powertrain Control Module Design Challenges- JP

Whitepapers Mitigating Powertrain Control Module Design Challenges- JP

Need Help?