Gigabit Ethernet 101: Grundlagen bis zur Implementierung

Während der Systemplanungsphase jedes größeren Hardwareprojekts wird oft mindestens eine Ethernet-Kommunikationsverbindung als Standardoption einbezogen, und genau diese Ethernet-Schnittstelle auf der Platine werden wir eingehend besprechen. In meiner Altium-Community kommt die Frage, wie man Ethernet implementiert, alle paar Monate auf. Sie wird oft mit einigen generischen Antworten bezüglich Impedanz beantwortet, aber ohne dass jemand eine fantastische Ressource verlinken kann, die alles von Grund auf abdeckt. Dieser Leitfaden ist das, wonach Sie suchen, wenn Sie bereit sind, Ethernet, insbesondere Gigabit-Ethernet, in Ihr elektronisches Schaltungsdesign aufzunehmen und sich schnell über Ethernet informieren müssen.

Bevor wir beginnen, dies ist kein Projektartikel - wir werden keine vollständige Lösung in diesem Projekt erstellen. Allerdings weiß ich, dass jeder es liebt, ein Schaltbild anzusehen, anstatt nur Seiten technischer Informationen zu lesen, daher habe ich ein Beispiel-Schaltbild auf GitHub mit einer Implementierung des Microchip KSZ9131RNX Gigabit-Ethernet-Transceiver-PHY hinzugefügt. Wir werden später darauf eingehen, was ein PHY ist, jedoch weiß ich, dass es für einige Leser einfacher sein kann zu verstehen, wenn sie ein Schaltbild zur Ansicht haben und den Artikel darauf anwenden können. Screenshots dieser Schaltpläne sind in diesem Artikel enthalten. Allerdings lassen sie sich in Altium Designer® viel einfacher betrachten als als Bilder im Blog.

Das Ethernet-Protokoll wurde in den 1980er Jahren standardisiert und entwickelte sich schnell von Geschwindigkeiten von 10 M auf 10 G+ bit/s. Mit der heutigen Technologie sind sowohl Fast Ethernet (100BASE-TX) als auch Gigabit Ethernet (1000BASE-T) ziemlich standardmäßig, wenn als physisches Übertragungsmedium Kupferkabel (Twisted-Pair) verwendet wird. Andererseits kann bei Bevorzugung von Glasfaserkabeln eine Kommunikationsbandbreite von mehr als 10 Gbit/s erreicht werden. Es sollte beachtet werden, dass diese Übertragungsraten theoretische Höchstwerte sind. Es wird immer Engpässe geben, die den praktischen Durchsatz begrenzen, wie die Geschwindigkeit des Controllers und/oder Prozessors sowie nachteilige Auswirkungen durch ungenaues PCB-Routing (einschließlich Übersprechen, Impedanzfehlanpassung und maximale Leiterbahnlänge). Wir werden uns gegen Ende des Artikels mit den PCB-Layout- und Routing-Überlegungen befassen, sobald wir verstehen, wie Gigabit-Ethernet funktioniert und welche Schaltungskomponenten erforderlich sind.

Vielleicht haben Sie bereits eine Vorstellung davon, wie Gigabit-Ethernet implementiert wird, vielleicht ist es Ihnen sogar gelungen, eine funktionierende Gigabit-Ethernet-Schnittstelle zu implementieren, oder dies ist das erste Mal, dass Sie sich mit dem Design von Hochgeschwindigkeits-Digitalschnittstellen beschäftigen. Dieser Artikel soll als Leitfaden für Designer dienen, von den theoretischen Grundlagen bis hin zu den praktischen Aspekten des Schaltplan- und Layoutdesigns. Selbst wenn Sie ein Experte für digitale Schnittstellen sind, kann dieser Artikel als Checkliste oder Erinnerung an die Theorie nützlich sein. Sie sollten sich bewusst sein, dass zur Verbesserung der Lesbarkeit dieses Artikels einige Blöcke oder Komponenten in einigen Abschnitten nicht beschrieben werden, diese Lücken aber in einigen der folgenden Abschnitte gefüllt werden.

Grundlagen des Gigabit-Ethernet

Bevor Sie direkt in das Hardware-Design einsteigen, kann es hilfreich sein, einen kurzen Einblick zu haben, welche Arten von Daten aus der realen Welt zum Controller aus der Perspektive des Netzwerks reisen. Ein generisches 7-Schichten-OSI-Modell wird universell verwendet, um die Rahmenstruktur aller Kommunikationsprotokolle und Ethernet, wie durch den IEEE802.3-Standard definiert, zu bezeichnen, wobei einige der OSI-Modellschichten in nur vier Schichten zusammengefasst werden, wie in Abbildung 1 zu sehen ist.

Die Interessensgebiete der Hardware-Designer sind die „Physikalische Schicht“ (Ethernet PHY) und die „Datensicherungsschicht“, während die anderen Schichten hauptsächlich von Firmware-Entwicklern, Netzwerk-Stack-Bibliotheken und Anwendungsentwicklern sowie Cybersicherheitsexperten von Interesse sind. Definitionsgemäß gehört die auf verdrillten Kupferkabeln übertragene Ethernet-Datenimpedanz zur physikalischen Schicht, bis sie ein Gerät erreicht. In der Datensicherungsschicht werden die Daten in ein Format zerlegt, das von einem im Controller eingebetteten Netzwerk-Stack verstanden werden kann. Einfach ausgedrückt, ist die physikalische Schicht analog zu Straßen und Lastwagen, die die Post tragen. Im Gegensatz dazu entspricht die Datensicherungsschicht dem Umschlag, der die Adressinformationen enthält, die benötigt werden, um jedes Poststück von einem anderen zu unterscheiden. Wir werden später im Artikel eine detailliertere Erklärung dazu geben, wie diese Netzwerkschichten den entsprechenden IC-Ebenen-Informationen entsprechen.

Warum Gigabit-Ethernet wählen?

Sobald die Geschichte der Ethernet-Protokollentwicklung untersucht wird, fallen die signifikanten Geschwindigkeitsverbesserungen auf, die mit jeder neuen Generation einhergehen. Betrachtet man die Geschwindigkeit und Bandbreitenkapazitäten von Leiterplattenhardware, ist die klare Wahl für die Implementierung in ein modernes Design Gigabit-Ethernet. Wenn es um verschiedene Medien geht, sagen wir, Sie wählen WiFi, um den Bedarf an Ethernet-Kabeln zu vermeiden, gibt es einige Vor- und Nachteile im Vergleich zu Ethernet, wie in den folgenden Beispielen zu sehen ist.

• Geschwindigkeit: Die maximale theoretische Geschwindigkeit von WiFi nach dem IEEE 802.11g Standard beträgt 54 Mbps, was nicht vergleichbar ist mit 100 Mbps Ethernet oder Gigabit-Ethernet-Geschwindigkeiten. Allerdings bietet WiFi nach dem IEEE 802.11ac Standard theoretische Geschwindigkeiten von bis zu 3,2 Gbps, was dreimal schneller ist als Gigabit-Ethernet. Es sollte beachtet werden, dass die WiFi-Adapter und Zugangspunkte alle mit 802.11ac kompatibel sein müssen, damit Kommunikationen diese Art von Übertragungsgeschwindigkeit erreichen können. Die theoretische Geschwindigkeit einer WiFi-Verbindung ist in der realen Welt oft nicht möglich, da wir selten eine perfekte Sichtlinie zwischen den Geräten haben.
• Zuverlässigkeit: Verkabelte Verbindungen können als eine Art Punkt-zu-Punkt-Netzwerk eingerichtet werden, und es sei denn, es liegen Kabelbrüche oder Steckdosenfehler vor, sind keine Unterbrechungen des Netzwerkverkehrs wahrscheinlich. Dies macht den Betrieb von verkabelten Netzwerken in Bezug auf Geschwindigkeit und Latenzzeit sehr konsistent. Andererseits ist WiFi anfällig für Störungen durch andere drahtlose Geräte sowie Signalverschlechterungen durch atmosphärische Bedingungen und die Auswirkungen von Hindernissen wie Gebäudewänden. Eine einfache Änderung der Luftfeuchtigkeit kann die Geschwindigkeit stark beeinflussen, da das drahtlose Signal durch atmosphärische Feuchtigkeit gedämpft wird. Theoretische und praktische Geschwindigkeitsunterschiede werden auch durch die Zuverlässigkeit beeinflusst, die beim Einsatz von WiFi weit mehr wahrnehmbar ist.
• Sicherheit: WiFi überträgt seinen Verkehr durch die Luft, was bedeutet, dass ein Empfänger in Reichweite die Netzwerkaktivitäten leicht erfassen kann, es sei denn, der Verkehr ist stark passwortgeschützt/verschlüsselt mit einem bekannten sicheren Algorithmus. Ihr Verkehr könnte sicherer sein, wenn Sie verkabelte Verbindungen verwenden, bei denen eine unentdeckte Abhörung herausfordernder ist.
• Benutzerfreundlichkeit: Wenn Sie es nicht mögen, auf Kabel beschränkt zu sein, oder Sie sich an einem Ort befinden, wo das Verlegen von Kabeln ein Problem darstellt, dann kann die Wahl von WiFi die Netzwerkverbindung freier verfügbar machen.

Außer beim Design von IoT-Geräten, wird ein Hardware-Designer oft eine Ethernet-Schnittstelle verwenden, um mit anderen Systemen zu kommunizieren, insbesondere für die Übertragung von umfangreichen Überwachungsdaten und Dateien. Die Zuverlässigkeit und Geschwindigkeit von Ethernet sind schwer zu übertreffen, und diese Zuverlässigkeit und Geschwindigkeit vereinfachen Ingenieursentscheidungen und die Entwicklung der Hardware und Firmware der Schaltplatine. Die Verwendung einer verkabelten Verbindung bietet auch einen weiteren Vorteil: Die Zertifizierungskosten können viel niedriger sein, wenn das Gerät keine Funkübertragung hat, da das Gerät als unbeabsichtigter Strahler zertifiziert wird.

Was ist mit der Verwendung einer USB-Schnittstelle anstelle einer Ethernet-Verbindung, könnten Sie denken? Beide verwenden verkabelte Verbindungen und mit der jüngsten Entwicklung der USB-Technologie haben USB 3.x Standard-Schnittstellen Geschwindigkeitsbewertungen, die ähnlich oder höher als Gigabit-Ethernet sind (USB 3.1: ~10 Gbps). Sollten wir dann alle Ethernet-Geräte durch USB 3.x ersetzen? Bevor Sie Ihre Wahl treffen, denken Sie darüber nach, ob Sie bereit sind, sich mit Folgendem zufriedenzugeben:

• Kürzere Kabellängen (ein paar Meter statt ~100 Meter für Ethernet)
• Punkt-zu-Punkt-Verbindung statt Mehrpunktverbindung
• USB bietet kein typisches Networking, daher ist das Übertragen von Daten auf einen entfernten Web-/Datenbank-/Dateiserver eine Herausforderung.

Wenn Sie mit diesen Einschränkungen leben können, warum dann nicht USB3.x anstelle von Ethernet ausprobieren? Beachten Sie, dass diese Einschränkungen nicht dazu gedacht sind, die USB3.x-Technologie herabzusetzen; ob Sie sich für USB oder Ethernet entscheiden, hängt davon ab, was Sie für Ihre spezifischen Anwendungsanforderungen benötigen.

Bei Ethernet ist ein Game-Changer die Verwendung eines optischen Kommunikationslinks anstelle eines Kupferkabels, eine Option, die nahezu alle Geschwindigkeits-, Latenz- und Kabellängenlimits erweitert. Allerdings ist Glasfaser-Gigabit-Ethernet ein Thema für ein anderes Mal und wird in diesem Artikel nicht behandelt.

Ethernet ist eine sehr bequeme Technologie, die direkten Zugang zu standardmäßigen Netzwerkprotokollen und -systemen ermöglicht. Wenn das Netzwerk, an das Ihr Gerät angeschlossen ist, den Zugang zum Internet erlaubt, ist das Übertragen von Daten auf entfernte Server wie Cloud-Anbieter eine relativ einfache Implementierung, wenn es um die Software-/Firmware-Entwicklung geht. Ethernet ermöglicht es Ihnen, bestehende Infrastruktur zu nutzen. WiFi bietet viele Annehmlichkeiten, bringt aber Risiken und Nachteile mit sich, die für Ihre Anwendung akzeptabel sein können oder auch nicht. USB ist ein verbreiteter Standard, der auf vielen Geräten verfügbar ist. Allerdings muss Ihr Gerät in unmittelbarer Nähe zu einem Host- oder Client-Gerät sein, auf dem in der Regel spezielle Software installiert werden muss, um die Kommunikation mit dem von Ihnen entwickelten Produkt zu ermöglichen. Ethernet ist nicht immer die richtige Antwort auf das Problem, aber oft eine gute Antwort.

Eintauchen in den RJ-45-Stecker

Seit Urzeiten werden für Ethernet-Schnittstellen RJ-45-Typ-Buchsen und -Stecker mit verdrillten Kupferkabeln verwendet. Die gebräuchlichste Kabelstruktur ist das „Unshielded Twisted Pair (UTP)“, das je nach maximaler Trägerfrequenz von Kategorie 1 (Cat1) bis Kategorie 8 (Cat8) eingeteilt wird. Die Trägerfrequenz bestimmt die Übertragungsgeschwindigkeit, und um die korrekten Geschwindigkeiten zu erreichen, sollte immer ein Kabel der Kategorie Cat5 oder höher für Ihr Gigabit-Ethernet verwendet werden.

Tipp: Achten Sie bei der Auswahl einer RJ-45-Buchse für Ihre Leiterplatte darauf, dass einige Buchsen eine Low-Profile-Option haben, die einen Ausschnitt unter dem Stecker erfordert. Beachten Sie auch, dass einige RJ-45-Buchsen den erforderlichen Ethernet-Magnetics-Abschlussschaltkreis (bekannt als Bob Smith-Terminierung) integriert in den Stecker haben (manchmal als MagJack-Stecker bezeichnet).

Wie in Abbildung 2 zu sehen ist, haben UTP-Kabel vier verdrillte Paare, wobei jedem Paar ein positives und ein negatives Signal zugewiesen wird. Während 10/100 Mbps Ethernet nur zwei Paare verwendet, nutzt Gigabit-Ethernet alle vier Paare für Vollduplex-Kommunikation und unterscheidet sich vom Fast Ethernet dadurch, dass alle vier Paare, die vom Gigabit-Ethernet verwendet werden, bidirektional sind. An diesem Punkt sind wahrscheinlich zwei Fragen in den Sinn gekommen: Warum verwendet man verdrillte Paare und warum gibt es für jedes Paar ein positives und ein negatives Signal?

Die kurze Antwort ist, dass beide Merkmale verwendet werden, um die Auswirkungen von elektromagnetischer Strahlung und Interferenzen zu reduzieren. Parallele Kabel in einem Bündel (nicht verdrillt) können leicht Störungen in einander einspeisen, da das Kabel als stromführende Spule wirkt und ein magnetisches Feld erzeugt. Eine differentielle Übertragungstechnik ist ein ausgezeichneter Ausgangspunkt, um diesen Effekt des magnetischen Feldes zu verhindern, da diese Methode zwei Kabel verwendet, eines für das Originalsignal und eines für eine invertierte Kopie des Signals, die jeweils ein gleiches und entgegengesetztes magnetisches Feld erzeugen, das das andere aufhebt.

Obwohl differentielle Empfänger von Design her widerstandsfähig gegenüber Gleichtaktstörungen sind, kann, wenn die positiven und negativen Signalkabel nicht gleich weit von der Störquelle entfernt sind, die Gleichtaktstörung in eine differentielle Störung umgewandelt werden. Dieses Problem wird gelöst, indem die positiven und negativen Signalkabel zusammen verdrillt werden. Dies stellt sicher, dass sie auf der gesamten Länge des Kabels nahe beieinander liegen. Eine Variation dieser Technik, das Routing von differentiellen Paaren, ist eine weit verbreitete Technik im PCB-Layout für kritische Signale.

Ein weiteres Problem, das in der Hochgeschwindigkeitskommunikation auftritt, ist die Signalreflexion. Wenn es irgendwelche Impedanzungleichheiten entlang des Signalwegs gibt, wird die maximale Leistung nicht über diesen Punkt hinaus übertragen, und ein Teil der Signalenergie wird zurück zur Quelle reflektiert. Wenn die Impedanz von längeren Kabeln und/oder PCB-Leiterbahnen nicht gut angepasst ist, kann die Signalqualität so stark beeinträchtigt werden, dass es zu einem Kommunikationsausfall kommt.

Zusammenfassend hat ein UTP-Kabel vier ausgeglichene verdrillte Paare mit einer charakteristischen Impedanz von 100 Ohm, um die Reflexion zu reduzieren, und sie sind mit unterschiedlichen Windungszahlen verdrillt, um das Übersprechen zwischen den Paaren zu reduzieren. Die Industrie gibt ihr Bestes bei der Kabelherstellung, und dieser Artikel wird Sie durch die besten PCB-Layouts führen, um jegliche Nebeneffekte von Signalrauschen oder -verlust zu vermeiden.

Interpretation von Ethernet-Signalen in der PCB

Auch wenn wir über Hochgeschwindigkeits-Digitalschnittstellen sprechen, wäre es nicht falsch zu sagen, dass die reale Welt eine „analoge“ Umgebung ist. Alle Informationen, die entlang eines Kabels reisen, müssen gemäß dem erforderlichen Controller-Protokoll geeignet digitalisiert werden, unabhängig von seiner Architektur. Wenn man sich das OSI-Modell und die Schichten für das Ethernet-Protokoll vor Augen hält, ist die erste die „Physical Layer“ (PHY), die vom Kabel beginnt und bis zu einem modulierten realen Signal reicht, das vom PHY-IC-Gerät empfangen/übertragen wird. Das PHY-IC ist der Transceiver der Ethernet-Schnittstelle, der Kodierungs-/Dekodierungsoperationen gemäß dem Protokoll handhabt und die „Medium-Dependent Interface (MDI)“ für das verbundene Übertragungsmedium (d.h. das UTP-Kabel im Falle von Gigabit Ethernet) beinhaltet.

Die zweite Schicht ist die „Datenverbindungsschicht,“ die im Media Access Controller (MAC) implementiert ist, welcher der Zwischencontroller zwischen dem PHY und dem Mikroprozessor ist und den Netzwerkstack in seiner Firmware enthält. Nachdem der PHY seine Arbeit mit den Signaldaten abgeschlossen hat, sendet er diese direkt über die „Medium-Independent Interface (MII)“ an den MAC-Controller, der die Rahmenstruktur gemäß dem definierten Protokoll erstellt und validiert. Der PHY verwendet das MDI für die RJ-45-Verbindung. Das MII wird für die Schnittstelle zwischen PHY und MAC verwendet.

Der Hardware-Designer hat in der Regel drei Optionen bei der Implementierung einer Gigabit-Ethernet-Schnittstelle in ihr System:

• RJ-45   Diskreter PHY IC  Diskreter MAC IC  MCU/MPU/FPGA
• RJ-45   Diskreter PHY IC  MCU/MPU/FPGA mit integriertem MAC
• RJ-45   Ethernet-Controller/Brücke (PHY und MAC)  MCU/MPU/FPGA

Da der Datendurchsatz für Anforderungen an Gigabit (1/10+Gbps) Ethernet-Schnittstellen so hoch ist, wird ein Hochgeschwindigkeitsbus wie PCI, PCIe, USB3.x oder ein 16-/32-Bit-Parallelbus für die Verarbeitungseinheiten benötigt, die keinen integrierten MAC haben. Die meisten High-End-Mikroprozessoren und System-on-Chips (SoC) (zum Beispiel NXP i.MX6 und i.MX8, Xilinx Zynq-7000 SoC, TI Sitara) verfügen über einen integrierten Gigabit-MAC-Controller, um den Datentransfer mit hoher Bandbreite intern in den Netzwerkstack zu handhaben. Im Gegensatz dazu haben einige Mid-End-MCUs (zum Beispiel ST STM32F4 und viele andere ARM Cortex-Serien oder Microchip PIC32M) einen eingebetteten Ethernet-MAC mit 10/100 Mbps. Obwohl wir eine dritte Option erwähnt haben, ist es schwierig, eine Kombination aus Gigabit-PHY und MAC in einem einzigen Paket zu finden. Daher haben wir diese Option nur der Vollständigkeit halber aufgenommen; zum Beispiel sind Microchip LAN7430 und LAN7850 auf dem Markt erhältlich. Auch die Intel 825xx-Serie ist eine weitere Option, aber generische Lieferanten führen diese nicht, und die Verfügbarkeit unterliegt Mindestbestellmengen (MOQ) und Geheimhaltungsvereinbarungen (NDA). Andererseits können Sie für die 10/100-Mbps-Option viele dieser Geräte auf Hobby-Elektronikplatinen wie dem ENJ2860, ENC424J600 und W5100/W5500 mit Schnittstelle für einen Serial Peripheral Interface (SPI)-Bus finden.

Allgemein gesprochen wird die zweite von uns aufgeführte Option immer bevorzugt, wenn die Verarbeitungseinheit über eine ausreichende MAC-Schnittstelle (MII) für die erforderliche Gigabit-Schnittstellenmenge für das Design verfügt. Selbst bei einer begrenzten Anzahl von MAC-Schnittstellen auf der Prozessorseite können Probleme durch den Einsatz von IC-Level-Ethernet-Switches gelöst werden, wenn alle Ethernet-Schnittstellen auf dem gleichen Netzwerkvertraulichkeitsniveau arbeiten. Der Einsatz in der Verteidigungsindustrie kann aus Sicherheitsgründen eine physische Trennung der Schnittstellen erfordern. Basierend auf den Informationen, die wir bisher behandelt haben, haben wir ein Designbeispiel gewählt, das auf der Verwendung eines diskreten PHY und integrierten MAC basieren wird.

Bevor wir weitergehen, schauen wir uns an, welche Lieferanten allgemein beliebte diskrete Gigabit-PHY- und MAC-ICs auf Lager haben. Beachten Sie, dass die spezifischen Auswahlkriterien und die Berücksichtigung ihrer Merkmale in den folgenden Abschnitten behandelt werden. Geeignete Geräte sind KSZ9031, KSZ9131, VSC8211 und VSC8501 (alle von Microchip/Microsemi), ADIN1300 (Analog Devices), MAX3956 (Maxim) und DP83867 (Texas), die alle häufig gelagerte Gigabit-PHY-Chips sind. Broadcom ist ein weiterer Gigabit-PHY-Hersteller (BCM546x- und BCM548x-Serie), aber sie sind in der Regel nicht auf Lager, haben eine hohe MOQ und/oder eine lange Lieferzeit.

Die LAN7431 und LAN7801 (Microchip), BCM5727 und BCM5720 (Broadcom) sind alle Gigabit-MAC-Controller-ICs, die auf dem Markt erhältlich sind.

Tipp: Achten Sie auf die Umweltanforderungen der integrierten Schaltkreise, wenn Sie Ihre Auswahl treffen. Überprüfen Sie zusätzlich zu den elektrischen Anforderungen wie Ethernet-Spannungspegel, Geräteabdruck usw. noch einmal Ihre Bedürfnisse in Bezug auf Betriebstemperatur, ROHS-Konformität und Feuchtigkeitsempfindlichkeit.

Magnetik

Bis zu diesem Punkt haben wir gesagt, dass Ethernet-Daten über das UTP-Kabel, durch den RJ-45-Stecker und dann über MDI zu PHY übertragen werden. Allerdings besagt der IEEE 802.3 Ethernet-Standard, dass das PHY galvanisch vom Übertragungsmedium isoliert sein muss. Es gibt zwei grundlegende Gründe für diese Isolationsanforderung. Der erste ist aufgrund des möglichen Erdungsunterschieds zwischen Geräten, die weit voneinander entfernt sind. Der zweite Grund ist der Schutz aller Geräte vor Leitungsausfällen wie einem Kurzschluss zu einer Hochspannungsschiene, einem Spannungsspitzen oder einem ESD-Schlag. Obwohl der Ethernet-Standard die Isolationsmethode nicht strikt definiert, ist die Verwendung eines Transformators oder eines Optokopplers in der Regel die bevorzugte Option. Die Verwendung von Transformatorisolierung bietet jedoch einige große Vorteile bei Ethernet-Anwendungen und wird weit verbreitet in Schaltungsentwürfen verwendet. Die Vorteile der Verwendung eines 1:1-Isolationstransformators sind:

• Auf der isolierten Seite wird keine Spannungsversorgung benötigt, da das Signal direkt über den Transformator übertragen wird.
• Ethernet-Signale (sogar 10 Mbps) sind für die meisten Optokoppler zu schnell, und Transformatoren sind günstiger und einfacher zu beschaffen.
• Transformatoren haben ihrer Natur nach ein sehr hohes Common-Mode Rejection Ratio (CMRR), was sie perfekt für differentielle Kommunikation macht. Jede an beide Terminals des Transformators angelegte Gleichtaktspannung wird abgelehnt, und nur eine differentielle Spannung zwischen den Terminals wird auf die isolierte Seite übertragen.
• Da MDI-Paare impedanzkontrollierte, symmetrische Differenzialpaare sind (Z0 = 100 Ω), müssen sie streng an die charakteristische Impedanz des verdrillten Paarkabels angepasst werden. Angenommen, die Kabelpaare haben eine andere Impedanz als die MDI-Paare. In diesem Fall bietet der Transformator den idealen Punkt, um jegliche Impedanzunterschiede zu überwinden, sodass das Signal ohne jegliche Reflexionen aufgrund abgestimmter Impedanzen übertragen werden kann. Außerdem werden wir in den folgenden Abschnitten besprechen, dass einige PHY-Transceiver-Geräte auf unbalancierten MDI-Paaren basieren können, und Transformatoren sind ideal für die Verwendung als BALUN (BALanced-to-UNbalanced) Konverter.
• Hoher Isolationsspannungsschutz (die Norm fordert Immunität gegen 1500 VAC bei 50/60 Hz für 60 Sekunden zwischen den Paaren oder von einem Paar zum Chassisgrund) wird leicht erreicht, wenn magnetische Isolation verwendet wird, die die PHY-Seite vor den Auswirkungen von ESD-Schlägen schützt.

Ein paar Nachteile der Verwendung eines Transformators sind, dass er die Gleichstromkomponente blockiert und bei niedrigen Frequenzen nicht sehr effizient ist. Diese können jedoch leicht durch das Modulationsschema und die Auswahl eines geeigneten Transformators, der den gewählten Ethernet-Protokollstandarddefinitionen entspricht, gelöst werden.

Nachdem die Entscheidung getroffen wurde, die Transformatoroption zu verwenden, und nach einer kurzen Lieferantensuche, ist die erste Frage, die Sie höchstwahrscheinlich haben werden, ob Sie diskrete Magnete oder einen Stecker mit integrierten Ethernet-Magneten verwenden sollten. Leider gibt es keine perfekte Antwort, und der Kompromiss zwischen diesen Optionen muss vom Designer im Detail analysiert werden. Ein Vergleich der beiden Optionen ist in Tabelle 1 unten zusammengefasst (Der fettgedruckte Text kennzeichnet den Gewinner).

Tabelle 1. Der Kompromiss zwischen diskreten und integrierten Magneten

	Diskrete Magnete	Integrierte Magnete mit RJ-45
Kosten	Teurer aufgrund der Verwendung mehrerer Komponenten.	Günstiger, da die Anzahl der BOM-Elemente niedriger ist.
Montage	Komplexer mit mehreren gelöteten Teilen.	Die Montage beschränkt sich nur auf den Stecker und ist dann einsatzbereit.
Layout	Ein komplexeres, schlechtes Layout kann die elektrischen Vorteile der Verwendung diskreter Magnete zunichtemachen.	Einfacher und mit weniger Risiko eines falschen Layouts.
Wartung	Ausgefallene Teile können einzeln diagnostiziert und ersetzt werden.	Im Falle eines Ausfalls muss der gesamte Stecker ersetzt werden, daher kann die Wartung langfristig teurer sein als die diskrete Option.
Nebensprechen/EMV und ESD	Mit Hilfe eines guten Layouts wird die Möglichkeit des Nebensprechens zwischen Paaren auf nahezu Null reduziert. Da Magnete einen isolierten Bereich schaffen, werden ESD-Schläge in einem begrenzten Bereich der PCB abgehandelt, bevor sie die PHY-Seite erreichen.	Obwohl die Metallabschirmung des Steckers einige EMV-Vorteile bietet, ist sie anfälliger für Nebensprechen zwischen Paaren, und ein Spannungsspitze von einem ESD-Schlag kann leichter zu PHY-MDI-Paaren gekoppelt werden, da der Transformator in einem kleinen Bereich liegt.
PHY-Kompatibilität	Kompatibel mit allen PHYs, da alle Verbindungen einzeln zu Pins geführt werden.	Einige Mittelanzapfungsverbindungen können zusammengefasst werden, um die Pinanzahl zu verringern, und dann zu einem einzelnen Pin geführt werden, was zu Leistungseinbußen führen kann.

Angesichts der bereitgestellten Informationen liegt es am Designer, die beste Wahl für ihre spezielle Anwendung zu treffen. Es sei nur angemerkt, dass basierend auf unserer Erfahrung, wenn es irgendwelche Zuverlässigkeits- und/oder Sicherheitsanforderungen gibt (wie MTBF, FME(C)A-Anforderungen in der Automobil- und Verteidigungsindustrie), dann ist die Verwendung von diskreten Magnetiken in der Regel eine bessere Wahl. Für massenproduzierte kommerzielle Projekte und Elektronik auf Hobby-Niveau sind integrierte Magnetiken perfekt geeignet, da sie die Kosten reduzieren und den Designprozess vereinfachen. Hier wird die Option der diskreten Magnetiken für unser Designbeispiel ausgewählt. Die interne Struktur, Auswahlkriterien und Anschlussschemata für die diskreten Magnetiken werden unten beschrieben.

Zunächst sollten die ausgewählten Magnetiken einen Transformatorblock für jedes der vier Paare haben, die in Gigabit-Ethernet-Anwendungen verwendet werden. Auch wenn es nicht zwingend erforderlich ist, ist das Vorhandensein einer Common-Mode-Drossel (CMC) zur Erhöhung der Immunität gegen Common-Mode-Störungen immer eine gute Option. Obwohl differentielle Empfänger allein gut darin sind, Common-Mode (CM) Störungen abzulehnen, wird mit Hilfe von CMC das Signal-Rausch-Verhältnis und damit die Bitfehlerrate auf der Empfängerseite verbessert. In Bezug auf die Senderpaare verringert die CMC die durch CM-Störungen auf die PHY-MDI-Paare gekoppelten EM-Emissionen. Eine weitere optionale Komponente in den Magnetiken ist ein Auto-Transformator, der einen hochimpedanten Pfad für die differentiellen Ethernet-Signale schafft, während er einen niederimpedanten Pfad für die CM-Signale erstellt.

Zusammenfassend, wie in Abbildung 5 oben gezeigt, sind ein 1:1-Isolationstransformator und eine Gleichtaktdrossel immer in den auf dem Markt erhältlichen Ethernet-Magnetics enthalten. Der einfache Teil des Auswahlprozesses besteht darin, zu überprüfen, ob die Wicklungstoleranz weniger als ±5% beträgt und zu verifizieren, dass die Isolationsspannung, Arbeitsfrequenz, CMRR und das Übersprechverhältnis alle gemäß dem IEEE-Standard für das Gigabit-Ethernet-Pinout sind. Die Auswahl von Magnetics mit einem Autotransformator ist ein weiterer Kompromiss, den der Designer in Betracht ziehen muss, um sicherzustellen, dass sowohl die systemweiten EMI/EMC-Anforderungen als auch alle von Behörden wie der FCC abgeleiteten Anforderungen erfüllt sind. Die Auswahl der 12-Wicklungs-Magnetics-Option wird die Kosten erhöhen, während das Risiko eines Fehlers bei EMC-Tests verringert wird. Alternativ ist die 8-Wicklungs-Magnetics-Option günstiger und ermöglicht ein gutes Layout-Design, aber das Risiko eines Fehlers bei EMC-Tests muss möglicherweise gemildert werden. Es ist eine gute Praxis, die 12-Wicklungs-Magnetics-Option zu wählen, wenn die Ethernet-Schnittstelle Teil eines digitalen Systems ist, das viel Lärm erzeugt. Wenn in solchen Umständen eine 8-Wicklung gewünscht wird, sollte in Betracht gezogen werden, die CMC-Seite mit der Kabelseite für eine bessere EMI-Leistung zu verbinden (beachten Sie, dass das Verbinden dieser in umgekehrter Reihenfolge auch funktionieren wird). Wenn eine 12-Wicklung ausgewählt wird, sollte der Autotransformator für den korrekten Betrieb mit der Kabelseite verbunden werden. Pulse Electronics, Bel Fuse, Halo, Bourns und TDK sind allgemein lagernde Magnetics-Hersteller. Um Verwirrung beim Lesen des Datenblatts zu vermeiden, sind die Pin-Bezeichnungen, die mit „Mx“ beginnen, in der Regel dazu gedacht, mit der „Medien“ (Kabel)-Seite verbunden zu werden, und Pin-Bezeichnungen, die mit „Td“ beginnen, werden mit der PHY-Seite verbunden.

Sich mit Problemen im Zusammenhang mit EMC zu befassen, kann wie „Schwarze Magie“ erscheinen, und daher ist es vor Durchführung von Tests schwer sicherzustellen, ob die Werte innerhalb der Grenzen liegen werden. Deshalb muss ein Designer jede verfügbare Geräuschreduktionstechnik nutzen und einige alternative Verbesserungsoptionen bereit haben, um das Risiko zu mindern und sicherzustellen, dass die Werte im endgültigen Design niedrig genug sind. Unabhängig von der Topologie in Ethernet-Magnetics haben sowohl der 1:1-Isolationstransformator als auch der Autotransformator ihre Mittelanzapfungen zu Pins geführt, um zusätzliche Abschluss-, Filter- und Bias-Optionen bereitzustellen.

Nach dem Patent von Robert (Bob) W. Smith bilden die paarweisen Beziehungen der UTP-Kabel zueinander Übertragungsleitungen. Wenn die Übertragungsleitung nicht korrekt abgeschlossen ist, besteht die Möglichkeit einer Reflexion, die die Signalqualität verschlechtert. Um Reflexionen zu verhindern, wird empfohlen, jeden Mittelanzapfung auf der Kabelseite (einschließlich 8- oder 12-Wicklungskomponenten) separat mit einem 75-Ohm-Widerstand an das Magnetics-Chassis-Ground abzuschließen. Es ist auch eine gute Praxis, einen Hochspannungskondensator zwischen dem Abschlusswiderstand und dem Chassis hinzuzufügen, um einen zusätzlichen Filter für die Reduzierung von Gleichtaktstörungen zu bilden, ähnlich der Split-Termination-Topologie. Beachten Sie, dass jeder Mittelanzapfung einen individuellen Abschlusswiderstand haben sollte, während ein Kondensator für alle vier Chassisverbindungen ausreichend ist. (Siehe Abbildungen 6 und 7 unten)

Tipp: Es ist eine gute Praxis, überspannungsfeste MELF 75 Ohm Abschlusswiderstände zu verwenden, um die ESD-Immunität auf der Seite des magnetischen Kabels zu erhöhen, obwohl MELF-Widerstände für Montagearbeiter sehr frustrierend sein können.

Was den Mittelabgriff auf der PHY-Seite betrifft, so sollte dieser im Allgemeinen mit dem Signalgrund über einen Kondensator für zusätzliche Filterzwecke verbunden werden. Wie die Bob-Smith-Abschlusswiderstände sollte jeder Mittelabgriff für die Paare seine eigenen Kondensatoren haben, um einen möglichen Streustromfluss zwischen jedem Paar zu verhindern. Dieser Mittelabgriff kann auch verwendet werden, um die erforderliche gemeinsame Modus-Bias-Spannung zu liefern, die von der PHY-Topologie benötigt wird und/oder die Leitung gemäß verschiedenen Leitungstreiberkonfigurationen auf der PHY-Seite hoch-/runterzuziehen. Bitte überprüfen Sie das PHY-Datenblatt sorgfältig, um zu identifizieren, welche Bias- und Leitungstreiberkonfigurationen zutreffen. Diese werden im nächsten Abschnitt weiter diskutiert.

Gigabit PHY

Es wird gesagt, dass das PHY der kritische Punkt ist, an dem die Übertragung von Ethernet-Daten aus der „digitalen“ Welt in die „analoge“ reale Welt stattfindet und umgekehrt. Wie in Abbildung-8 unten zu sehen ist, ist das PHY die letzte aktive Komponente, bevor das Signal zum Stecker (und den Magnetiken) in allen drei Konfigurationsoptionen geht.

Während des Auswahlprozesses für PHYs sind nur zwei grundlegende Fragen die entscheidenden Faktoren für die Auswahl des Geräts, da die meisten der durch Standards definierten Eigenschaften automatisch in jedem PHY-IC enthalten sind. Die erste Frage betrifft die Bestimmung der Schnittstelle für die Verbindung zu den Geräten der Datensicherungsschicht (MAC), und die zweite Frage betrifft die Bestimmung der unterstützten Medienoptionen für die Kabelseitenverbindung. Wie zuvor erwähnt, verfügt der PHY-Transceiver über eine „Media Dependent Interface“ (MDI) für die Kommunikation in der realen Welt und eine „Media Independent Interface“ (MII) für die Kommunikation mit MAC. Die MII-Namenskonvention kann als eine generische Markenbezeichnung angesehen werden, die auch für Produkte verwendet wird (z.B. wird auf alle schwarzen Kekse mit Vanillecreme als Oreo verwiesen). Es gibt fünf verfügbare Alternativen, die MII, RMII, GMII, RGMII und SGMII sind (kurz gesagt, bezeichnen wir diese alle als „xMII“). Jede davon wird im nächsten Abschnitt näher erläutert. Das PHY muss eine geeignete Schnittstelle mit dem ausgewählten MAC haben. Ebenso muss die systemweite Anforderung des Übertragungsmediums, wie Kupferkabel und Glasfaser, berücksichtigt werden. Wenn ein Kupfer-UTP-Kabel verwendet werden soll, sollte das PHY eine geeignete MDI-Schnittstelle für die Magnetik und den RJ-45-Stecker haben.

Um diesen Punkt zu veranschaulichen, sollten Sie die Produktseite des ausgewählten PHY im Designbeispiel überprüfen, das ist der KSZ9131. Es gibt zwei verfügbare Optionen, den KSZ9131MNX und den KSZ9131RNX. Während die erste Option GMII/MII unterstützt, unterstützt die letztere nur RGMII. Wenn das ausgewählte MAC nur über die RGMII-Schnittstelle verfügt, wäre der KSZ9131MNX die falsche Auswahl. Es ist nicht notwendig, die MDI-Seite zu erwähnen, da dies relativ klarer ist, wenn es darum geht, das richtige PHY auszuwählen, mit der Wahl zwischen Glasfaser- und Kupferkabelschnittstellen.

Das Lesen und Verstehen eines Gigabit-PHY-Datenblatts mag auf den ersten Blick nicht so einfach erscheinen, da viele durch Standards definierte Eigenschaften im Funktionsabschnitt aufgelistet werden. Es sei denn, Sie müssen eine spezielle Implementierung einer Gigabit-Ethernet-Schnittstelle erstellen, sind die meisten dieser Funktionen nur „nice to have“-Optionen, die das Leben etwas einfacher machen könnten. Wir werden versuchen, einige davon kurz zu beschreiben, und wenn Sie das Gefühl haben, dass spezifische Informationen für Ihre spezielle Anwendung benötigt werden, googeln Sie einfach das entsprechende Stichwort:

• Auto-Negotiation: Dies wird am besten als die gegenseitige Vereinbarung von Netzwerkgeräten, die eine kabelgebundene Verbindung teilen, darüber definiert, welche Geschwindigkeit, Duplex und Steuerungen sie alle verwenden sollten, um ihren Gebrauch des Links zu verwalten. Diese Funktion ist sehr nützlich für die Rückwärts- und Vorwärtskompatibilität und ist eine verpflichtende Anforderung für jedes Gigabit-Ethernet.
• Auto MDIX (Crossover): Für den 10/100BASE-Betrieb müssen TX-Paare auf RX-Paare gerichtet werden und umgekehrt. Die primitive Lösung war, die Paarreihenfolge im Kabelstecker zu ändern. Dies entwickelte sich dann zu einer Änderung der Steckerreihenfolge am Gerät (MDI für gerade Reihenfolge, verwendet mit einem PC und MDIX für umgekehrte Reihenfolge, verwendet mit einem Switch/Hub). Zuletzt haben HP-Ingenieure das Auto-MDIX-Protokoll patentiert, das es dem PHY ermöglicht, die sendenden/empfangenden Paare zu entscheiden und die richtige Kommunikationsverbindung herzustellen. Der Hauptgrund für die Verwendung dieser Funktion ist die Rückwärtskompatibilität und die Entfernung der Notwendigkeit, Crossover-UTP-Kabel zu verwenden, da die Gigabit-Ethernet-Paare bidirektional sind und im PHY verschiedene Algorithmen wie Echo-Unterdrückung verwenden.
• Energy Efficient Ethernet (EEE): Wie der Name schon sagt, wenn das PHY die EEE-Funktion hat, dann wird, wenn für eine bestimmte Zeit keine Daten gesendet werden müssen, der Sender automatisch in den Low-Power-Idle-Modus versetzt, indem alle verbundenen Geräte durch das Senden von LPI-Paketen darüber informiert werden, dass es sich in diesem Zustand befindet. Da der Empfänger immer aktiv ist, besteht kein Risiko, die Kommunikation zu unterbrechen, und typischerweise kann dies zu Energieeinsparungen von mehr als 50% führen.
• IEEE 1588 Precision Time Protocol (PTP): Diese Funktion wird im Allgemeinen von Echtzeitanwendungen benötigt, die von der Fabrikautomation bis zur Telekommunikation reichen. Integrierte 1588-Funktionen können streng synchronisierte, jitterarme Ethernet-Signale erzeugen, die Pakete stempeln und Ereignisse an einem GPIO auslösen.
• Synchronized Ethernet (SyncE): Für zeitkritische Kommunikationen mit hoher Bandbreite wie Echtzeit-Sprach- und Videotransfer muss die Datenpufferung an jedem Knoten minimiert werden, und als Ergebnis müssen alle Knoten eng synchronisiert zu einem gemeinsamen Uhrensignal sein. SyncE wurde geschaffen, um Uhreninformationen zwischen Knoten unter Verwendung der PHY-Geräte zu übertragen. Jedes PHY stellt das Uhrensignal wieder her und verwendet entweder einen internen oder externen PLL, um jegliches Jitter zu entfernen, bevor das Signal verwendet wird, um Operationen zu synchronisieren.

Der Ethernet-PHY umfasst Codierungs- und Modulationsblöcke gemäß dem IEEE-Standard, um jegliche physikalischen Einschränkungen zu überwinden, die es dem Cat5-UTP-Kabel ermöglichen, effizient zu sein und für Frequenzen von bis zu 125 MHz zertifiziert zu werden. Wenn der PHY jedes Bit in einem Taktzyklus sendet (wie 10BASE), dann wäre ein Kabel erforderlich, das eine Rate von 1 GHz unterstützt. Anstatt jedes Bit in einem Taktzyklus zu senden, überträgt das 100/1000BASE ein „Baud“ pro Zyklus mit angewandter Codierung. Das 100BASE codiert jede 8-Bit-Gruppe in ein 10-Bit-Paket (4B/5B- oder 8B/10B-Schema), um die Zuverlässigkeit zu erhöhen, was bedeutet, dass es mit einer Rate von 125 MBaud senden muss, die eine Taktfrequenz von 125 MHz erfordert.

Gigabit Ethernet verwendet die PAM-5-Modulation, die fünf Ethernet-Spannungspegel verwendet und zwei Bits pro Taktzyklus mit vier verschiedenen Spannungspegeln in jedem Paar codiert; der fünfte Spannungspegel wird zur Fehlerkorrektur verwendet. Der Hauptunterschied zwischen 100BASE und 1000BASE besteht darin, dass das Gigabit Ethernet alle vier Paare gleichzeitig und bidirektional verwendet. Mit einfacher Mathematik können wir sehen, dass 1000 Mbps / 4 = 250 Mbps pro Paar und die Codierung von zwei Bits in jedem Zyklus resultiert in einer Taktrate von 125 MHz. Also, unter Verwendung der gleichen Baudrate und Taktfrequenz wie das Fast Ethernet, nutzt das Gigabit Ethernet alle verfügbaren Ressourcen effizienter und erhöht die Verbindungsgeschwindigkeit, während es innerhalb der zertifizierten Grenzen des relativ günstigen Cat5-Kabels bleibt, anstatt teurere Kabel höherer Kategorie verwenden zu müssen.

Die verwendete Modulation/Codierung ist in der Kommunikationswelt sehr verbreitet, und alle Transceiver sollten keine Probleme haben, die Ethernet-Signale erfolgreich zu modulieren und zu demodulieren (mod/demod). Da der Gigabit Ethernet PHY ein abwärtskompatibles Transceiver-Gerät ist, können wir sehen, warum es sowohl eine 10 MHz (10BASE) als auch eine 125 MHz (100/1000BASE) Taktquelle für die Mod/Demod-Prozesse benötigt. Außerdem können je nach gewähltem Schnittstellentyp zusätzliche Taktreferenzen wie 2,5 MHz, 25 MHz oder 125 MHz für die PHY-zu-MAC „xMII“-Kommunikation erforderlich sein. Im Allgemeinen wird ein PHY auch einen 25 MHz oder 125 MHz Takt-Ausgang haben, um mit anderen PHYs zu synchronisieren oder als Eingangsreferenz für das MAC-Gerät zu dienen.

Alle auf dem Markt verfügbaren Ethernet-PHYs verfügen über einen internen PLL Clock Synthesizer, benötigen also nur einen Referenzkristall oder Oszillator, im Allgemeinen bei 25 MHz. Es ist immer eine gute Idee, das Datenblatt zu überprüfen, um zu sehen, ob es einen integrierten Kristalltreiber hat, der es ermöglicht, einen Kristall zu verwenden. Im Allgemeinen wird empfohlen, dass die Genauigkeitsanforderungen besser als 50 ppm sind, und die Verwendung eines Oszillators kann das Layout vereinfachen. Es ist wieder ein Kompromiss für Designer in Bezug auf Preis, Stabilität und Layoutaufwand. Man muss vorsichtig sein, die Kristalllastkapazität zu überprüfen, wenn man diese Option wählt.

Die Begriffe „Strap“ oder „Bootstrap“ für Ethernet-Geräte legen die fest programmierten Einstellungen für Parameter wie die Geräteadresse, Modus, xMII-Auswahl, Clock-Out-Aktivierung usw. fest, bevor das Gerät hochfährt. Es wird dringend empfohlen, das Datenblatt sorgfältig bezüglich der Strap-Optionen zu überprüfen, da diese herstellerabhängig sind und sich zwischen den Geräten ändern können. Der entscheidende Punkt hierbei ist, die erforderliche Reset-Zeit für das Setteln der Strap-Pins auf das gewünschte Spannungsniveau anzupassen, was einfach mit einer RC-Verzögerungsschaltung eingestellt werden kann.

Ein weiterer Punkt, der im Zusammenhang mit der PHY-Auswahl steht, ist zu überprüfen, ob es interne Abschlusswiderstände hat oder nicht. Ihre Anwesenheit ist kritisch für die Signalintegrität, sowohl für die MDI- als auch für die MII-Seite. Das MDI verwendet symmetrische Differenzialpaare, daher müssen, wenn das PHY keine integrierten Abschlusswiderstände hat, parallele Split-Terminierungen hinzugefügt werden (bevorzugt zur Filterung von Gleichtaktstörungen). Ähnlich sollte die xMII-Schnittstelle Serienabschlusswiderstände haben, entweder auf dem Chip oder auf der Platine.

Wie kurz erwähnt, beim Beschreiben der Verwendung des Mittelanzapfens der Magnetics, gibt es zwei Arten von Leitungstreibern für Gigabit-Ethernet: Strommodus und Spannungsmodus. Der Designer sollte den PHY-Leitungstreiber auf eine Mittelanzapfung der Magnetics und eine Split-Terminierungszentrum-Anzapfung überprüfen. Da Spannungsmodus-Treiber verschiedene Vorteile gegenüber Strommodus-Treibern haben, ist dieser Typ von Leitungstreiber heutzutage bei Geräten verbreiteter. Dennoch sollte der Designer sich der Anforderungen von Strommodus-Leitungstreibern für verschiedene Designaspekte bewusst sein.

Tipp: Für weiterführende Informationen siehe die Microsemi „ENT-AN0106 Application Note“.

Die meisten Ethernet-Geräte (PHY, MAC und Switch) benötigen eine 1,2-V-Versorgungsschiene für die analogen und digitalen Kerne sowie für die PLL-Leistung. Andere analoge, digitale und IO-Versorgungen sind in der Regel wählbar aus 3,3 V, 2,5 V und 1,8 V, und das Datenblatt muss sorgfältig auf das erforderliche Stromversorgungsschema überprüft werden. Um einen Betrieb mit einer einzigen Versorgung zu ermöglichen, kann das Gerät einen integrierten LDO-Controller haben (z.B. im KSZ9131), der einen FET steuert, um die 3,3 V oder 2,5 V Versorgung auf die erforderlichen 1,2 V herunterzuregeln. Wenn das Board bereits über eine separate 1,2 V Stromversorgung verfügt, ist diese Option möglicherweise nicht erforderlich. Da die FET-Auswahl streng mit dem Controller zusammenhängt, sollten Designer den Empfehlungen im Datenblatt für die FET-Spezifikationen folgen.

Obwohl es im nächsten Abschnitt detailliert beschrieben wird, ist es erwähnenswert, dass PHY und MAC zusätzlich zu den „xMII“-Verbindungen eine Management-Schnittstellenverbindung haben sollten, um eine korrekte Kommunikation zu gewährleisten.

Nach der Auswahl des richtigen PHY, um die Anforderungen zu erfüllen und den oben genannten Empfehlungen zu folgen, ist das Schaltungsdesign ziemlich standardisiert, unabhängig vom gewählten Gerät und folgt diesen Schritten:

• Korrekte Stromversorgung der Schienen mit Bulk- und lokalen Entkopplungskondensatoren
• Verbindungen zu Magnetics und Anschlüssen mit LEDs
• Verbindungen zum MAC mit xMII
• Verbindungen zum MAC für Management-Schnittstelle (MIIM)
• Die korrekte Takteingabe liefern
• „Strap“-Optionen überprüfen und arrangieren
• Terminierungs- und Bias-Optionen überprüfen und arrangieren

Ein Beispiel-Schaltungsdesign unter Verwendung des KSZ9131 PHY wird in Abbildung 13 unten bereitgestellt. Einige erläuternde Notizen und gerätespezifische Pin-Verbindungen sind im Schaltplan angegeben. Die Schaltpläne für diese Abbildung finden Sie auf GitHub, da sie in Altium Designer viel einfacher zu betrachten sind.

Kommunikation von PHY zu MAC

Digitalisierte und demodulierte/dekodierte Daten werden über die „xMII“ medienunabhängige Schnittstelle in das MAC-Datenverbindungsschichtgerät übertragen. Die meisten MII-Varianten (außer SGMII) sind parallele Schnittstellen und ähneln einem parallelen Speicherbus. Übertragene und empfangene Ethernet-Signale müssen mit Taktsignalen synchronisiert werden. Es ist von entscheidender Bedeutung zu bedenken, dass sich entwickelnde Technologie nicht nur die Bandbreitenanforderungen erhöht, sondern auch gleichzeitig eine Vielzahl von Schnittstellen in Gebrauch sein kann. Deshalb kann das Vorhandensein von mindestens einem GPIO-Pin wertvoll sein, um das Gesamtdesign zukunftssicher zu machen.

Ganz am Anfang wurde eine 10/100 Mbps Ethernet-Schnittstelle mit einem auf einem 25 MHz Takt basierenden MII mit 16 definierten Pins eingeführt. Dann, mit dem Erscheinen des Reduced-MII (RMII)-Modus, wurde die Taktfrequenz auf 50 MHz verdoppelt und die Anzahl der Pins auf 7 reduziert. Da der Datendurchsatz des MII und des RMII nicht für Gigabit-Ethernet geeignet ist, werden wir in diesem Artikel nicht im Detail auf diese beiden Gerätetypen eingehen, außer die Pins in Abbildung 14 unten aufzulisten.

Das Gigabit-MII (GMII) unterstützt maximale Geschwindigkeiten von 1 Gbps unter Verwendung einer 125 MHz Taktrate, verwendet 25 Pins und ist vollständig rückwärtskompatibel mit der MII-Spezifikation. Signalbeschreibungen sind in Tabelle 2 unten gegeben.

Tabelle 2. GMII Signal Liste

Signalname	Signalbeschreibung	Signalrichtung
TXD[7..0]	Zu übertragende Daten	MAC zu PHY	Sender
GTXCLK	Taktsignal für 1 Gbps (125 MHz)	MAC zu PHY
TXCLK	Taktsignal für 10/100 Mbps (2,5/25 MHz)	MAC zu PHY
TXEN	Sender Aktivieren	MAC zu PHY
TXER	Senderfehler (um das Paket absichtlich zu verfälschen, falls notwendig)	MAC zu PHY
RXD[7..0]	Empfangene Daten	PHY zu MAC	Empfänger
RXCLK	Empfangenes Taktsignal (aus empfangenen Daten wiederhergestellt)	PHY zu MAC
RXDV	Signal für gültige Daten	PHY zu MAC
RXER	Empfangsfehler	PHY zu MAC
COL	Kollisionserkennung nur im Halbduplex-Modus	PHY zu MAC
CS (CRS)	Trägererkennung nur im Halbduplex-Modus	PHY zu MAC

Das Reduced-GMII (RGMII) ist fast die beliebteste Gigabit-PHY-zu-MAC-Schnittstelle, da es die Anzahl der Signale im Vergleich zum GMII halbiert und ähnlich wie das MII/RMII ist. Bei Gigabit-Kommunikation werden Daten sowohl auf der fallenden als auch auf der steigenden Flanke des 125-MHz-Takts getaktet, was zu einer Halbierung der Daten-Signalanzahl führt. Wenn eine Abwärtskompatibilität mit 10/100-Mbps-Kommunikation benötigt wird, dann wird nur die steigende Flanke für das Takten der Daten verwendet. Zusätzlich zur Reduzierung der Datensignale multiplexiert das RGMII-Modell das TXEN-Signal mit dem TXER-Signal in TXCTL und das RXDV mit dem RXER-Signal in RXCTL, während die COL- und CRS-Signale eliminiert werden. Insgesamt werden 12 Signalleitungen für RGMII verwendet, und die Signalbeschreibungen sind in Tabelle 3 unten angegeben.

Tabelle 3. RGMII Signal Liste

Signalname	Signalbeschreibung	Signalrichtung
TXD[3..0]	Zu übertragende Daten	MAC zu PHY	Sender
TXC	Übertragungstakt 2,5 MHz für 10 Mbps 25 MHz für 100 Mbps 125 MHz für 1 Gbps (Doppelkante)	MAC zu PHY
TXCTL	Multiplexing von TXEN und TXER Bei steigender Taktflanke: TXEN Bei fallender Taktflanke: (TXEN xor TXER)	MAC zu PHY
RXD[3..0]	Empfangene Daten	PHY zu MAC	Empfänger
RXC	Empfangstakt 2,5 MHz für 10 Mbps 25 MHz für 100 Mbps 125 MHz für 1 Gbps (Doppelkante)	PHY zu MAC
RXCTL	Multiplexing von RXDV und RXER Bei steigender Taktflanke: RXDV Bei fallender Taktflanke: (RXDV xor RXER)	PHY zu MAC

Das TXC-Signal wird vom MAC bereitgestellt, und das PHY liefert das RXC-Signal. Beide sind quellsynchronisierte Takt-Signale, die sowohl die fallende als auch die steigende Flanke des Takts nutzen, was das Timing kritischer macht. Der RGMII-Standard erfordert die Hinzufügung einer Taktverzögerung zwischen 1,5 ns und 2 ns für sowohl die TXC- als auch die RXC-Signale, um sicherzustellen, dass gültige Datensignale während der fallenden und steigenden Flanken verarbeitet werden. Glücklicherweise unterstützen die meisten PHY- und MAC-Geräte RGMII-ID (RGMII-Interne Verzögerung), und es ist keine weitere Aktion erforderlich, außer diese ID-Funktion zu aktivieren und die Verzögerungszeit anzupassen. Der Designer muss jedoch zu 100% sicher sein, dass sowohl der MAC als auch das PHY diese interne Verzögerungsfunktion unterstützen. Wird sie von einem oder beiden Geräten nicht unterstützt, muss die Verzögerung als Teil des PCB-Layouts durch Verwendung korrekt entworfener Serpentinen, wie in Abbildung 15 unten gezeigt, angewendet werden.

Beim Betrachten von Abbildung 15 könnte Ihre Aufmerksamkeit auf einen merkwürdigen Punkt gelenkt werden: die TX-Signale auf der MAC-Seite sind mit den TX-Signalen auf der PHY-Seite verbunden. Dies liegt an den Namenskonventionen; jeder Sender und Empfänger wird in Bezug auf die MAC-Seite benannt, was bedeutet, dass die Signale auf der PHY-Seite, die mit TX und RX beschriftet sind, dem PHY-Empfänger und dem PHY-Sender entsprechen. Überprüfen Sie immer die Namenskonventionen, bevor Sie das Ethernet-Layout entwerfen.

Einfachendige parallele Bus-Topologien benötigen Serienabschlusswiderstände auf der Treiberseite, um sowohl die Ausgangstreiberimpedanz als auch die charakteristische Leitungsimpedanz anzupassen, um Reflexionen und EMI-Probleme zu verhindern. Die xMII-Signale müssen 50 Ohm, einfachendig sein, und die TX-Signale müssen in der Länge mit dem TXC (TXCLK) abgeglichen sein. Ebenso müssen die RX-Signale in der Länge mit dem RXC (RXCLK) abgeglichen sein. Designer sollten das PHY- und MAC-Datenblatt auf das Vorhandensein interner Abschlusswiderstände überprüfen, und falls diese nicht existieren, müssen sie auf der Platine platziert werden. Der Widerstandswert wird die Differenz zwischen Z0 = 50 Ohm und der Ausgangsimpedanz des Leitungstreibers sein. Allgemein funktionieren Werte zwischen 20 Ohm und 40 Ohm, aber etwas Versuch und Irrtum könnte notwendig sein, um die beste Leistung zu erzielen.

Serial GMII (SGMII) ist ein ziemlich unterschiedliches Konzept im Vergleich zu den anderen Modi, da es ähnlich einem Serializer/Deserializer (SerDes) ist und ein TX-Paar, ein RX-Paar und ein Referenztakt-Paar verwendet. Die Taktfrequenz beträgt 625 MHz DDR, was relativ hoch ist. Parallele GMII-Daten werden unter Verwendung des 8B/10B-Formats in TX- und RX-Paare kodiert. SGMII reduziert die Anzahl der Pins und erhöht die Geschwindigkeit, aber der Nachteil ist, dass das Layout komplizierter ist als bei den xMII-Methoden. Darüber hinaus haben die meisten der auf dem Markt erhältlichen integrierten Gigabit-MACs nur Unterstützung für die xMII-Schnittstellen. Wenn das Design eine 1 G+ Ethernet-Schnittstelle benötigt, dann ist SGMII die einzige Option für die PHY-zu-MAC-Verbindung.

Die meisten SerDes-Hochgeschwindigkeitsschnittstellen erfordern eine kapazitive Kopplung, um gemeinsame Modus-Spannungsunterschiede zwischen Sender und Empfänger zu verhindern. Es wird empfohlen, zumindest Platzhalter für 100 nF Serienkondensatoren in der Nähe der TX-Seite der SGMII-Paare zu haben, zusammen mit parallelen Abschlusswiderständen entsprechend der Impedanz des Differenzpaares (normalerweise 100 Ohm oder 150 Ohm).

Zusätzlich zur Pinanzahl der oben genannten xMII-Schnittstellen sollten zwei Signale für die MII-Management-Schnittstelle (MIIM oder MDIO/MDC-Schnittstelle) hinzugefügt werden. Diese Schnittstelle ist ähnlich dem I2C-Bus und wird von übergeordneten Geräten (wie dem MAC) verwendet, um den PHY-Status abzufragen und die PHY-Register zu programmieren, um veränderbare Laufzeitparameter wie Takteinstellungen und Fix-Up-Routinen anzupassen. Das MDC-Signal ist ein 25 MHz Takt, der vom MAC geliefert wird, und MDIO ist ein bidirektionales Open-Drain-Datensignal, daher muss MDIO entsprechend der Anzahl der gemeinsam genutzten PHY-Geräte hochgezogen werden (allgemein wird ein Widerstand zwischen 1,5 k Ohm und 10 Kiloohm benötigt). Neben der Definition der seriellen Management-Schnittstelle (SMI) mit denselben Pins verwenden einige Hersteller die MDC/MDIO-Pins auch intern für die Brücke zum I2C oder SPI für eine einfachere Nutzung, insbesondere bei Ethernet-Switches.

Ethernet-Switches

Es ist erwähnenswert, dass Sie möglicherweise nicht mehrere Ethernet-PHY- und MAC-Geräte auf Ihrer Platine hinzufügen müssen, es sei denn, es gibt strenge Anforderungen an die physische Trennung der Schnittstellen. Multiport-PHY- und/oder MAC-Switches sind eine beliebte Möglichkeit, die Anzahl der Ethernet-Schnittstellen mit einem Gerät zu erhöhen. Einige Switches haben nur PHY-Schnittstellen zum Switch, und einige kombinieren die PHY- und MAC- (xMII-) Schnittstellen. Es gibt viele Alternativen; zum Beispiel ist der KSZ9897S eine Option, die einen 5-Port-PHY, einen 1-Port-RGMII/GMII/MII und einen 1-Port-SGMII kombiniert (Siehe Abbildung 18).

Es ist offensichtlich, dass wenn Sie keinen reinen Ethernet-Switch entwerfen, der alle PHY-Schnittstellen direkt an den RJ-45-Stecker weiterleitet, die Möglichkeit besteht, ein weiteres PHY an das Switch-PHY anzuschließen. Die beste Praxis ist es, Isolationstransformatoren für alle PHY-Schnittstellen auf der Platine zu verwenden, ähnlich wie beim Betrieb des RJ-45-Steckers. Diese Methode ist jedoch teuer und benötigt viel Platz auf der Platine. Es gibt die theoretische Möglichkeit einer PHY-zu-PHY-Verbindung auf der Platine, die als Backplane Ethernet bezeichnet wird und keine Transformatoren benötigt. Stattdessen werden alle Paare kapazitiv gekoppelt, indem Serien von 100 nF Kondensatoren verwendet werden. Obwohl nicht garantiert ist, dass es über lange Distanzen funktioniert, funktioniert es in der Theorie sehr gut über relativ kurze Entfernungen. Wenn Sie dies versuchen, vergessen Sie nicht, Bias-Widerstände nach den AC-Kopplungskondensatoren hinzuzufügen, wenn, und nur wenn, eines der PHYs einen strommodusgesteuerten Leitungstreiber hat (Siehe Abbildung 19).

Layoutüberlegungen für Ethernet

Nachdem Sie Hunderte von Datenblattseiten gelesen haben, haben Sie ein perfekt entworfenes Schaltbild, das alle Anforderungen und Vorschläge der Hersteller erfüllt - jedoch kann all diese Mühe leicht ruiniert werden oder eine verschlechterte Leistung aufgrund grundlegender Fehler im Ethernet-Layout haben. Für das Design einer Gigabit-Ethernet-Schnittstelle müssen impedanzkontrollierte differentielle und einseitige Signale berücksichtigt werden, sowie einige Längenanpassungen und maximale Längenbeschränkungen. Die meisten dieser Anforderungen werden automatisch durch die sinnvolle Platzierung der Komponenten erfüllt, es sei denn, der Designer versucht, diesen Ansatz zu umgehen. Das Problem ist, dass wenn allgemeine Ethernet-Layoutregeln nicht befolgt werden (wie das Nichtverwenden von soliden Referenzebenen für impedanzkontrollierte Ethernet-Spuren), es eine Verschwendung von Mühe ist, die Spurlängen strikt anzupassen oder sie unterhalb der maximalen Längenbeschränkungen zu halten. Daher werden wir kurz die generischen Hochgeschwindigkeits-Layoutregeln beschreiben, bevor spezifische Gigabit-Ethernet-Layoutanforderungen diskutiert werden, um eine Grundlage für die spezifischeren Anforderungen zu schaffen.

Stromversorgung

Hochgeschwindigkeits-Schalt-ICs fordern transiente Ströme. Diese transienten Ströme sollten mittels Bypass-/Entkopplungskondensatoren bereitgestellt werden, da die parasitäre Impedanz der PCB-Leiterbahn zwischen dem Versorgungspin und der Stromschiene eine induktive Komponente (abhängig von der Leiterbahnbreite) aufweist, die transiente Ströme behindert. Die Hauptregel ist, Bypass-Kondensatoren so nah wie möglich an allen Versorgungspins zu platzieren, mit mindestens einem 10 nF und 100 nF Kondensator für jeden Pin.

Bei Mehrschichtplatinen gibt es separate Strom- und Masseebenen, und daher werden zwangsläufig Vias im Stromversorgungspfad verwendet. Da Vias ebenfalls eine induktive Komponente haben, sollte kein Via zwischen einem Bypass-Kondensator und seinem zugehörigen Versorgungspin verwendet werden. Diese Regel wird in Abbildung 20 unten veranschaulicht.

Referenzebene

Die Grundregel für alle Elektronik ist, dass der Strom im Ethernet-Schaltkreis immer zu seiner Quelle zurückkehrt. Daher sollte immer ein Rückweg für die Signale vorhanden sein, und dieser Rückweg bildet mit dem ausgehenden Signalpfad eine Schleifenantenne. Wenn die Schleifenfläche klein gehalten wird, werden keine EMI/EMC-Probleme verursacht, aber wenn aus irgendeinem Grund die Schleifenfläche größer wird, könnte der Entwickler mit schwerwiegenden EMI/EMC-Problemen konfrontiert werden. Diese EMI/EMC-Probleme können die Leistung Ihres Geräts auf unerwartete Weise erheblich beeinträchtigen und im schlimmsten Fall dazu führen, dass Sie die EMC-Tests nicht bestehen, die für die gesetzliche Vermarktung/Verkauf Ihres Produkts erforderlich sind.

Basierend auf Theorie und experimentellen Belegen für Hochgeschwindigkeitssignale wird der Stromrückweg dem Trace auf der darunterliegenden Schicht folgen. Mit anderen Worten, es ist eine Referenzebene. Das Beibehalten einer soliden Referenzebene unter jeglicher Hochgeschwindigkeitssignalverlegung wird die Schleifenfläche minimieren und jegliche Impedanzdiskontinuität verhindern. Wenn aus irgendeinem Grund Leerraum unter einer Hochgeschwindigkeitsspur entsteht, sollten Stitching-Kondensatoren verwendet werden, um einen Rückweg zu schaffen. Die Verwendung von Stitching-Kondensatoren wird auch empfohlen, wenn die Stromebene auch die Referenzebene für ein Hochgeschwindigkeitssignal ist, das einen Rückweg zum Stromquellpunkt schafft. Diese Regeln werden in Abbildung 21 unten veranschaulicht, wobei links schlechte Praktiken und rechts gute Praktiken gezeigt werden.

 

Lagenstapel

Um die EMI/EMC-Leistung zu verbessern und das Routing von impedanzkontrollierten Leiterbahnen zu erleichtern, ist es ratsam, mindestens vier Lagen zu haben (z.B. Oben - Masse - Strom/Masse - Unten). Das bedeutet jedoch nicht, dass es unmöglich ist, eine zweilagige PCB für eine Gigabit-Ethernet-Schnittstelle zu verwenden. Wenn eine solide Referenzebene für kritische Signale bereitgestellt wird, Schutzleiterbahnen für MDI-Signale geroutet werden und schließlich, wenn keine Anforderung an EMI/EMC-Konformität besteht, dann würde es höchstwahrscheinlich auf einem Labortisch funktionieren. Zweilagige Platinen sollten jedoch wirklich nur für Experimente und Prototypen verwendet werden, da vierlagige Platinen bei den meisten Herstellern heutzutage nur geringfügig teurer als zweilagige sind - die Vorteile einer 4+ lagigen Platine rechtfertigen die geringen Mehrkosten.

Leiterbahneigenschaften und -geometrie

Jede Leiterbahn auf der PCB wird eine charakteristische Impedanz haben, berechnet in Bezug auf ihre Referenzebene. Altium Designer verfügt über eingebaute Impedanzberechnungswerkzeuge; jedoch gibt es für Hochgeschwindigkeitssignale viele andere Werkzeuge, die bei der Simulation der Leistung und der Überprüfung von Berechnungen helfen. Es gibt viele mathematische Formeln sowie Berechnungswerkzeuge, wie das „Saturn PCB Tool (Kostenlos)“ und ein lizenziertes Werkzeug von Polar Instruments, die diese Berechnungen durchführen können.

Die erforderliche Leiterbahnbreite und dielektrische Abstände können leicht für die erforderliche Impedanz gemäß dem PCB-Lagenstapel berechnet werden. Allgemein gesprochen, ist die Verwendung von 45°-Biegungen gegenüber 90°-Biegungen vorzuziehen. Gleichzeitig sind Leiterbahnen, Serpentinen und Paare besser, wenn sie so weit wie möglich getrennt sind, um jegliches Übersprechen zu verhindern und ihre Störfestigkeit zu erhöhen. Außerdem sollte die Verwendung von Stubs vermieden werden. Schließlich, um Übersprechen zwischen benachbarten Lagen zu verhindern, sollte jede parallele Signalverlegung entlang der Lagen vermieden werden, es sei denn, es befindet sich eine solide Ebene zwischen ihnen. Diese Regeln sind in Abbildung 22 unten dargestellt, schlechte Praktiken links und gute Praktiken rechts.

Übertragungsleitungen

Wir wissen, dass Mikrostreifen-Patch- und Schlitzantennen entwickelt wurden, um absichtlich elektromagnetische Felder für Übertragung und Empfang zu erzeugen. Eine schlecht entworfene PCB kann auch unbeabsichtigt viele ungewollte Antennen haben, die auf verschiedenen Frequenzen strahlen. Wenn die Leiterbahn eine Übertragungsleitung ist, dann können Reflexionen ein wirklich großes Problem sein. Bei der Verlegung von Leiterbahnen sollte der Designer grob abschätzen, ob die Leiterbahnlänge als Antenne wirken könnte und das geführte Signal in ein abgestrahltes Signal umwandeln könnte und ob ein Abschlusswiderstand benötigt wird, um Reflexionen zu verhindern. Die folgenden Beispiele, basierend auf einigen Faustregeln, werden diese Probleme erklären.

Zuerst denken Sie über das Antennenproblem nach. Die höchsten Strahlungspegel werden erreicht, wenn die Antennenleiterbahnlänge λ/4, λ/2 oder λ beträgt. Wenn die Länge jedoch kürzer als etwa λ/20 der Trägerfrequenz ist, dann wird erwartet, dass kein Antenneneffekt beobachtet wird. Als Faustregel verwenden wir eine Länge von λ/40 als maximale Länge, um auf der sicheren Seite zu sein.

Das zweite Problem ergibt sich aus der Signalanstiegszeit, da sie direkt mit der Bandbreite zusammenhängt. Je schärfer die Kanten, desto höher die Bandbreite. Bei einer Mikrostreifenkonfiguration auf einer FR4-Platte bewegt sich das Signal mit einer Geschwindigkeit von 6,146 ps/mm. Wenn man über ein Signal nachdenkt, das eine Anstiegszeit von 340 ps hat, kann die Leiterbahn unterminiert sein, wenn sie kürzer als eine Länge von (1/10)*(340/6.146) = 5,53mm ist. Es ist immer besser, einen Abschlusswiderstand zu haben, aber eine kürzere Leiterbahn bedeutet, dass es keine Probleme mit Reflexionen und stehenden Wellen geben sollte.

Da die Prinzipien hinter dem Layout-Design von Hochgeschwindigkeits-Ethernet-Schaltungen ein riesiges Thema sind, ist es nahezu unmöglich, in diesem kurzen Artikel auf alle Aspekte davon einzugehen. So wie die allgemeinen Faustregeln kurz erwähnt werden, bietet die folgende Tabelle einige typische Gigabit-Ethernet-Layoutbeschränkungen und -anforderungen.

Tabelle 4. Gigabit-Ethernet-Layoutanforderungen

Schnittstelle	Parameter	Anforderung
MDI	Spurimpedanz	100 Ω Differenziell (95 Ω ±15%)
MDI	Abschlussanforderung	Paralleler Abschluss (100 Ω oder geteilt 2 x 49,9 Ω)
MDI	Max. Intra-Paar-Schiefstellung	<1,6 ps ~250 um
MDI	Max. Inter-Paar-Schiefstellung	<330 ps ~50 mm
MDI	Max. Spurlänge zwischen PHY und Magnetik	<~100 mm (kürzer ist besser)
MDI	Min. Paar-zu-Paar-Abstand	> 450 um
MDI	Max. erlaubte Via	2 Vias für alle MDI-Spuren
xMII	Spurimpedanz	50 Ω Single (50 Ω ±15%)
xMII	Abschlussanforderung	Serieller Abschluss (20 Ω bis 40 Ω entsprechend der Ausgangsimpedanz des Treibers)
xMII	Max. Treiberlast	35 pF - Diese Schnittstellenausgänge sind nicht dafür ausgelegt, mehrere Lasten, Steckverbinder oder Kabel zu treiben. Es ist besser, wenn sie onboard verwendet werden.
xMII	Empfohlene max. Spurlänge	50 mm
xMII	Max. Spurlänge	150 mm – nur wenn alle Spuren auf den inneren Lagen platziert sind (nicht empfohlen)
xMII	Toleranz der Längenanpassung	10 mm - TX-Signale mit TXC(TXCLK) und RX-Signale mit RXC(RXCLK)

Zusätzlich zu diesen spezifizierten Einschränkungen kann auch das Layout der diskreten Magnetik besondere Aufmerksamkeit erfordern. Es sollte eine separate Masseebene erstellt werden, um eine verbesserte ESD- und EMI/EMC-Immunität zu bieten, und sie sollte strikt von allen anderen Ebenen durch mindestens 2 mm getrennt sein (siehe Abbildung 23).

 

Der Zweck dieses Artikels besteht darin, jeden Designer, der Gigabit-Ethernet-Pinout-Schnittstellen zu seinen Schaltkarten hinzufügen möchte, zu leiten, und wir haben versucht, alle wichtigen theoretischen Aspekte abzudecken. Der Altium Designer Blog enthält viele Artikel, die sich eingehender mit Hochgeschwindigkeits-Routing, Ethernet-Matching und anderen Themen befassen, die für das erfolgreiche Routing von Gigabit-Ethernet und anderen Hochgeschwindigkeitsschaltungssignalen relevant sind. Dieser Leitfaden sollte Ihnen eine gute Grundlage darüber geben, wie Hochgeschwindigkeits-Routing-Techniken speziell auf Gigabit-Ethernet-Pinouts angewendet werden.

Während ich versucht habe, einen guten Leitfaden zu den Grundlagen des erfolgreichen Routings von Gigabit-Ethernet bereitzustellen, ist es immer eine gute Idee, den empfohlenen Layout- und Richtlinien im Datenblatt der ICs, mit denen Sie arbeiten, zu folgen. Als Fortsetzung dieses Artikels werden wir uns mit der Einrichtung von Designregeln speziell für Gigabit-Ethernet befassen. Die richtigen Designregeln zu haben, kann den Unterschied zwischen einem schmerzhaften Routing und frustrierenden Prototyping-/Test-Erfahrungen und einem von Altium Designer erzwungenen erfolgreichen Design ausmachen.

Mit Gigabit-Ethernet zu arbeiten, kann beim ersten Mal herausfordernd sein, jedoch nicht mehr als jede andere Hochgeschwindigkeitsschaltungsschnittstelle. Die Anforderungen von Gigabit-Ethernet-Implementierungen sind wahrscheinlich am verzeihlichsten, wenn es um Hochgeschwindigkeitsschnittstellen geht. Durch die Verwendung guter Layout- und Routing-Praktiken sowie die richtige Auswahl von Abschlusswiderständen und anderen Komponenten in Ihrem Schaltplan ist Ihr Design wahrscheinlich sehr erfolgreich. Die Verwendung von 4 oder mehr Schichten in Ihrer Ethernet-Schaltkarte erleichtert das Routing Ihres Designs erheblich und erhöht Ihre Erfolgschancen. Dies kann auch dabei helfen sicherzustellen, dass Sie den verschiedenen Erdungsschemata im Gigabit-Ethernet folgen können.

Möchten Sie mehr darüber erfahren, wie Altium Ihnen bei Ihrem nächsten PCB-Design helfen kann? Weitere Fragen zur Ethernet-Differentialimpedanz? Sprechen Sie mit einem Experten bei Altium.