高速PCB設計

Whitepapers ボードのエリアセンシティブ部分プロジェクトのその段階に差し掛かっています。開発リリースされた製品を生産に引き渡す時です。開発の観点からすると、設計、部品、モデル、BOM、文書など、すべてがリリース状態にあります。設計を期限内、予算内で完成させるために数週間徹夜を重ねた後の、真のお祝いの時です。そして、いくつかの「もしも」の質問でフラッシュバックが起こります。調達は正しいフットプリントで新しい部品を入手したのか？実際に生産に引き渡されるのは設計の最新バージョンか？最近の設計レビュー後にBOMは更新されたか？オフサイトの機械チームが最後の瞬間に必要なエンクロージャーの調整を行ったことを確認したか？そして突然、達成と喜びの瞬間が、最後の手段を念頭に置いた不確かな瞬間に変わってしまうかもしれません。指を交差させるしかない！開発後ストレス障害この開発後の段階の懸念は、技術業界の多くの企業にとって非常に一般的であり、それには理由があります。多くの企業が依然としてECADデータ資産を不十分に管理しているため、手動でエラーが発生しやすいシステムがしばしば物事を見逃す原因となっています。ECADデータ管理のこれらの亀裂は、プロセスのさまざまな段階から生じる可能性があり、いくつかを強調すると： ECAD設計の手動スポットチェック手動での署名の収集 CAD環境外での追加の手動ステップをエンジニアに強いることで、リビジョンのプッシュを忘れる手動のカスタムデータ管理プロセス（BOM、モデル、フットプリント、部品番号）手動のリリースおよび変更プロセスすべてのタイプのユーザーへの無制御アクセスこの制御されていないECADデータ管理プロセスは、これらの企業の利益に深刻な影響を与えています。すべての顧客は、より複雑な電子機器でのみ満たすことができる、機能と機能に富んだソリューションを求めています。製品開発の複雑さがエスカレートする中、提供する製品を差別化する市場圧力と、ナビゲートする規制の制約とともに、技術企業は、急速に成長する複雑な製品データを管理するソリューションを見つけるために莫大な圧力にさらされています。新しい高度な電子製品の複雑さは、ECADデータそのものにとどまらず、ほとんどの開発環境が複数の専門分野（機械、ソフトウェアなど）を含むため、データ管理を指数関数的に難しくしています。さらに、これらの開発チームはしばしば異なる時間帯や地理的な場所に分散しており、おそらく異なるツールやアプリケーションを使用しています。これらの複雑さの追加層は、データ管理全体を統一できる堅牢な統合がなければ、手動のデータ管理システムの亀裂をさらに広げ、エラーが発生しやすくなるだけです。 PCB開発の痛点よく言われるように、予防は治療よりも良いものです。開発後のストレス障害の痛みを修正するための最初のステップは、それにつながる可能性のある原因を知ることです。PCB開発においてどの要素が役割を果たし、それらが互いにどのように影響を与えるかの全体像を見ることができるときにのみ、治療法がどのようなものであるべきかを理解できます。 ECADデータはどこに保存されていますか実際には、多くの企業がまだネットワークドライブにECADデータを保存することに依存しています。Dropboxのようなサービスがうまくいっているのは、消費者自身がもはや写真やファイルをローカルドライブに保存していないからです！では、この90年代のスキームでは何が問題になるのでしょうか？実際、ネットワークドライブにECADデータを保存することは、ビジネスが効率改善を実現することを妨げる原因の1つであることがわかりました。そして、ここにいくつかの問題点を挙げます：アクセス制限：VPNのようなサービスを使用してネットワーク外からドライブにアクセスする方法がありますが、ECADがネットワーク内に保存されている限り、常にローカルチームに限定されます。オフサイトのチームやパートナーは運が悪いかもしれません。また、ECADデータが削除または変更されないように役割ベースのアクセスを強制することも困難ですデータ管理の劣悪さ：このスキームでは、ECADのライフサイクルとリビジョンを効率的かつ実用的に管理する方法が単純にありません。このシナリオはしばしば多くのデータの重複、ドキュメントのコンプライアンスの欠如、および既存のECADデータの非常に貧弱な活用をもたらします異なる複雑なデータ：このように保存された場合、ECADデータを理解することが困難になります。多くの時間を無駄にすることなく、調達情報をECADファイルに関連付けるなど、異なるタイプのデータを互いに関連付けることは不可能です。ネットワークドライブは単純に複雑なデータ構造を理解しませんライフサイクルサポートなし：ECADがライフサイクルのリビジョンを変更する場合、誰もそれを知らず、これはしばしば間違ったリビジョン、設計、部品、またはBOMが生産または他のステークホルダーに押し出される原因となりますこの劣悪なECADデータストレージ管理の実践は、設計チームがデータ駆動型の決定を下すのを助けません。なぜなら、彼らはPCBライブラリのパラメトリックデータガバナンスなどの必要な情報をマッピングし、アクセスすることができないからです。これにより、BOMが設計ファイル自体と同期しなくなります。

Whitepapers 高速設計プロセスにおけるシグナルインテグリティの採用 TTLや新しいロジックファミリーのスイッチング速度がMbpsやGbpsのデータレートでデータを処理できるほど速くなった今、高速設計技術はほぼすべてのPCB設計者にとって不可欠です。デジタル信号の立ち上がり時間が速くなるにつれて、設計者はインターコネクトを短くするか、信号完全性の問題を防ぐための重要な設計戦略を考案するかのどちらかをしなければなりません。今日のエンジニアは、高速PCB設計プロセスでの信号完全性シミュレーションと分析のための完全なツールセットが必要です。今、高速回路基板のための強力なルーティングとレイアウトツールと一緒に、最も強力な信号完全性機能にアクセスできます。高速PCB設計に最適なPCB設計アプリケーション、Altium Designerをお試しください。 ALTIUM DESIGNER 信号完全性ツールと高度な高速PCB設計機能を統合した統一されたPCB設計パッケージ。高速PCB設計には、電気エンジニアが取り組むことができる最も難しいタスクのいくつかが含まれます。一般的な誤解は、高速PCB設計はシステムクロック周波数の機能であるというものです。むしろ、高速は信号の立ち上がり時間によって決まります。長さと立ち上がり時間の関係が、PCBスタックアップ設計でのインピーダンス制御が必要かどうか、およびトレース幅を指定する必要があるかどうかを決定します。さらに、信号間のタイミングは、ボード全体でデータが同期されることを保証するために重要です。過去には、エンジニアはスプレッドシートで全てを追跡することによって、タイミングと長さの調整に対処しなければなりませんでした。これにより、ネットごとに各個別の長さセグメント、ビアの深さ、抵抗の長さ、ピンの長さを追跡することができました。それぞれのネットについてすべてを合計し、必要に応じて信号長を追加した後、グループ内のすべてのネットの長さを均等にすることができました。これは、長さのマッチングと高速設計全般において、煩雑で時間がかかる古い方法です。 Altium Designerは、高速PCB設計専用に構築されており、高度な製品をフルスケールの製造に導くお手伝いをします。複雑な高速システムは、複数の設計ルールに準拠する必要があり、Altium Designerは成功裏に設計ルールを作成し、準拠を保証するために必要なツールを提供します。ここでは、Altium Designerが高速PCB設計を容易にする方法と、高速回路基板で注意すべき点について説明します。ソースと2つの受信機の間の長いネット上の高速信号。高速PCB設計における一般的な信号整合性の問題設計者は、高速PCB設計において多くの信号整合性の問題に直面しています。高速PCB設計で最も一般的な信号整合性の問題は次のとおりです：クロストーク反射とインピーダンス制御平行ネット間のスキューピンパッケージ遅延これらの問題は、方程式や公式で予測するのが難しい場合がありますが、強力な信号整合性シミュレーターで分析することができます。適切なレイアウトツールを使用することで、高速信号パスが重要な設計制約を侵害しないようにすることができます。最後に、統合フィールドソルバーを備えた設計ソフトウェアは、高速信号の歪みを防ぐためにトレースが一貫したインピーダンスを持つことを保証します。高速PCB信号整合性は、PCBスタックアップから始まります

Whitepapers レイヤースタックを間違えないようにする方法はじめに PCBの製造工程で最も犯しやすい間違いの1つは、層の順序の誤りです。確認しないままにしておくと、全工程が無駄になる場合があります。PCB実装工程を経た製品は、電気的導通の観点からは機能するかもしれません。電気的に導通していれば、電気的検査にも合格するかもしれません。しかし、プレーンや信号層の順序と層間の距離を最優先にしている設計では、最終的な実装段階で障害が発生します。正しい順序で積層し、後工程外観検査を行うために必要な情報を製造業者に確実に伝えるには、そうした情報を銅パターンとして直接設計に組み込んでおく必要があります。これらの銅パターンを設計に含めるのはPCB設計者の責任です。製造データ内に適切な銅パターンを設計しておけば、積層順序を間違える心配はほとんどなくなります。さらに、社内で品質保証検査を実施し、工場への投入が可能になった後、これらの銅パターンを使って最終実装検査を行うことができます。層の識別各層の銅箔にまず追加するパターンは、その層が全体の中で何番目かを示すためのものです。各層に層番号を割り当てます。層番号は銅箔に直接エッチングされ、レイヤースタックアップ内での位置を示します。層番号を基板外形の外に配置しても、アートワークプロットがどの層を表しているかを示すのには不十分です。層番号は、完成基板の領域内に含まれている必要があります。製造業者によっては、2次側層の層番号をミラー反転しておく必要があります。層番号は、回路の電気的特性に悪影響を与えないように基板の端の近くに配置する必要があります。層番号は、各層上に数字を1つ配置することで表すことができます。しかし、それらの数字は上に積み重ねることはできません。全層のチェック用プロット図を重ねて上から見たとき、数字が全てはっきり見える必要があります。識別しやすいように、多くの場合、層番号は長方形の箱の中に配置します。アセンブリの裏側に置いた検査光源で、完成PCBを透かして層番号が簡単に見えるように、はんだマスクとシルクスクリーンのパターンを層番号の周囲の領域から除去する必要があります。層番号は、層が全て存在することを示す印になります。また、アートワークプロット図が表す層を製造業者に示す印にもなります。(※続きはPDFをダウンロードしてください) 今すぐ Altium Designerの無償評価版をリクエストして、世界最高のPCB設計ソリューションをお試しください！