Mobile menu
高速設計
ホーム 高速設計

高速PCB設計

高速PCB設計では、高速エッジの信号が使用されます。この信号では、デバイスの状態が非常に速く切り替わり、信号がコンポーネント間を移動し終わる前に移行が完了します。高速PCB設計における相互接続には、正確なインピーダンス整合が必要であり、相互接続に伴って起こりうる損失、歪み、EMI、クロストークを考慮した配線が必要です。伝送線路の設計、レイアウト、ルーティングを適切に行うことで、これらの問題を最小限に抑えることができます。プリント基板における高速基板レイアウトや伝送線路設計を成功させるためのリソースを、ライブラリでご覧ください。

高速PCB設計 Altium Designerを使用したPCBレイアウトと高速設計 高速設計とは何か Solve High-Speed Signal Constraints Automatically
Filter
見つかりました
Sort by
役割
ソフトウェア
コンテンツタイプ
適用
フィルターをクリア
細心の配慮が必要な基板の領域 細心の配慮が必要な基板の領域 1 min Whitepapers はじめに 現在、FPGAやマイクロプロセッサーなどの高度で多岐にわたるさまざまな半導体デバイスの格納には、一般的にボールグリッドアレイ(BGA)のデバイスパッケージが利用されています。チップ製造の技術的な進歩に足並みを揃えるため、埋め込み型設計向けのBGAパッケージはこの何年かで大きく進展しました。このパッケージは、標準的なBGAとマイクロBGAに分類できます。現在の技術では出口配線が原因となり、複数のI/O可用性に対する要求によって、経験の豊富なPCB設計者にさえ多くの課題がもたらされています。 そのなかでも、製造の失敗といった問題を引き起こすことのない適切な出口配線を確保しなければなりません。パッドやビアのサイズ、I/Oピンの数、BGAのファンアウトに必要なレイヤーの数、トレース幅のスペースなど、適切なファンアウト配線を行うには、いくつかの応用が必要になります。ま た、基板のレイヤー数をいくつにするかという問題もありますが、これは簡単に決められるものではありません。レイヤーの数が増えると、製品の全体 的なコストも上がります。一方で、発生したノイズを抑制するために、レイヤーを追加しなければならないこともあります。 作業領域 設計のトレースとスペース幅、ビアのサイズ、1つのチャンネルのトレース量が確定しないと、必要なレイヤー数は決定できません。I/Oピンを最小限 にするための最良の方法は、レイヤーの数を減らすことです。一般的には、デバイスの最初の2つの外層にはビアが必要ないものの、内層の下には ビアを配線しなければなりません。多くの設計者は、これを「ドッグボーン」と呼びます。これは、ビアが反対側の端にある場合のBGAパッドからの短いトレースを指します。ドッグボーンがファンアウトすると、デバイスが4つのセクションに分離されます。これはデバイスの縁をオーバーするエスケープ配 線となり、その他の内層のパッドに別のレイヤーからアクセスできるようになります。このプロセスは、パッドが完全にファンアウトするまで続行されます。 スナップグリッドの場合、配線は必ずしも一貫しません。そのよい例は、トレース幅を縮小するネックダウンが必要なときです。この場合、適切なスナップグリッドを確保するために、変更や設定を何度も繰り返さなければならない面倒な事態になることがあります。ただし、グリッド内にグリッドを挿入 し、スナップグリッドの感度をより適切な設定に自動的に変更できれば、単調なプロセスを繰り返す負担を軽減できます。もうひとつの例は、円形コンポーネントの配置です。高度なスナップ管理システムではPolarグリッドが役立ちます。これは特にコンポーネントの配置で円形基板を設計する際に極めて有用です。 (※続きはPDFをダウンロードしてください) 今すぐ Altium Designerの無償評価版をリクエストして、世界最高のPCB設計ソリューションをお試しください！ 記事を読む
高速設計とXSIGNAL 高速設計とxSignal 1 min Whitepapers 高速設計は、電気エンジニアが行う可能性がある業務の中でも最も難しいものの一つです。高速信号の応答はきわめて多くの要因から影響を受けます。一般的に、高速設計とはシステムクロック周波数の機能のことであると誤解されていますが、これは間違いであり、高速性を決定するのは、 立ち上がり時間、PCBスタックアップによるインピーダンス低減、トレース幅、終端処理です。 エンジニアとPCB設計者にとって、スイッチング速度が速いということは次の2つのことを意味します。 シグナルインテグリティの問題 反射、クロストークなど。 シグナルインテグリティの目標は、配線インピーダンスの低減、終端処理、PCBスタックアップなどにより達成されます。 タイミングに関する制約 多数の信号がほぼ同じタイミングで送信先のピンに到達するようにすること 信号経路の配線長さを揃えること 最も一般的なものの一つになったDDRx-SDRAMを含む多くのアプリケーションにおいて、タイミングインテグリティは重要です。現在、この種の設計にはDDR、DDR2、DDR3、DDR4のうちの1つまたは複数が含まれています。DDRの設計には、タイミング規則に関する以下のような項目を含む長いリストがあります。 アドレス/コマンドラインとクロックラインの差が+/-20ミル以内であること アドレス/コマンドライン相互の差が+/-10ミル以内であること データストローブ対の配線は差動対であること データストローブ対相互の差が+/-1ミル以内であること データネットの差が+/-10ミル以内であること その他多くの要素についてもインピーダンスとクリアランスの条件が守られていること 高速用配線では、配線トポロジー(接続形態)を適用することもきわめて重要です。ネットのトポロジーとは、ピン間接続の配置またはパターンのことです。既定では、各ネットのピン間接続は、合計接続長が最も短くなるように配置されます。トポロジーがネットに適用される理由はさまざまです。信号反射を最小限に抑えることが要求される高速設計の場合、ネットはデイジーチェーントポロジーを使用して構成されます。これに対しグランド用のネットの場合は、すべてのトラックが共通の点に戻ってくるようにスター型トポロジーが適用される場合があります。(※続きはPDFをダウンロードしてください) 今すぐ Altium Designerの無償評価版をリクエストして、世界最高のPCB設計ソリューションをお試しください！ 記事を読む
PCIeレイアウトと配線のガイドライン PCIeレイアウトと配線のガイドライン 1 min Guide Books PCB設計者 PCB設計者 PCB設計者 子供の頃、コンピューターの筐体を開き、マザーボードに搭載された複雑なカードスロット、チップ、その他電子部品を見ると、製作者がどうやってこの部品すべてを正しく配置できたのか、不思議に思っていました。後にコンピューター・アーキテクチャーと周辺機器のPCB設計について学ぶと、私はPCB設計者が優れた電子機器を構築するために注いでいる労力に驚嘆しました。 最新のGPU、USB、オーディオ、およびネットワークカードはすべて同じ相互接続規格である、PCI Expressの背面で実行できます。PCIeデバイスの高速PCB設計に慣れていない場合は、PCI-SIG (Peripheral Component Interconnect Special Interest Group) から標準ドキュメントを購入しない限り、このトピックに関する情報が少し断片的になります。幸いなことに、基本仕様は実用的な設計ルールに分割できるため、適切なPCB設計ソフトウェアを使用して次のPCIeデバイスを簡単にレイアウトおよび配線できます。 他の高速設計/デザインと同様に、配線仕様に関する標準規格に盲目的に従っても、設計/デザインが意図したとおりに動作することは保証されません。プロトタイプの設計では徹底的にテストして、シグナルインテグリティーの問題が設計内に潜んでいないことを確認する必要があります。インピーダンスや配線長などの点ですべてを適切な配線仕様に合わせて設計したとしても、レイアウトの選択が不適切なために設計が失敗する可能性は依然としてあります。各世代のPCIe仕様にはテスト要件も含まれており、これは PCI-SIG Webサイトで公開されています。ここではテストには立ち入りませんが、このまま読み続けて、規格の内容と、新しい PCIe 世代に最適に準拠するようにPCIeカードを設計する方法の簡単な概要を確認してください。 配線仕様 現在、PCIeの仕様を統括する業界の作業グループであるPCI-SIGが、PCIeの5つの世代をリリースしています。 PCIe Gen 5は今年リリースされ、PCIe 記事を読む
チャネル動作マージンはそんなに悪くない チャネル動作マージンはそんなに悪くない 1 min Blog シミュレーションエンジニア シミュレーションエンジニア シミュレーションエンジニア COMとは何か？ Channel Operating Margin（チャネル動作マージン）またはCOMは、よく理解されていない概念です。理解されていないため、多くの人々はそれが本当に何かを意味するのか疑っています。結局のところ、チャネル品質がデシベルで表される単一の数字でどうやって表せるのでしょうか？実は、COMはアイパターンを使用したチャネル検証技術の長い進化の最新の段階なのです。このブログでは、COMの進化をその起源まで遡り、悪名高いCOMメトリックに意味を与えます。 最初のチャネル動作マージン：アイパターン まずはアイパターンから始めましょう。アイパターンは、長いシリアルデータの流れを見る方法です。Keysight ADSやPyBERT [1] [2]が登場する前は、アイパターンはデジタルサンプリングオシロスコープやリアルタイムスコープで測定されていました。アイパターンウィンドウでは、y軸の単位は電圧で、x軸の単位は2つの単位間隔にわたる時間です。単位間隔、またはUIは、1ビットが通過するのに必要な時間です。したがって、2UIの時間内に、画面の中央に1ビットのデータを半ビットのマージンを両側に持たせて中央に配置できます。しかし、1ビットだけを見るのではなく、すべてのビットが一度に重なり合い、シリアルデータの全ストリームが画面上に表示されるまで重ねていきます。信号品質は、中央の穴の大きさで定量化されます。アイパターンがとても良好に見える場合、エンジニアが「そのアイを通してトラックを運転できる！」と言うことがあります。開口部を定量化する最も一般的な方法は、幅、高さ、または面積です。アイのDC点での交差はジッターであり、ジッターは通常、ヒストグラムを用いて統計的に測定されます。 図1. シリアルビットストリームの例。 早期のチャネル仕様、そして場合によっては受動部品の仕様では、合否判定基準としてアイマスクと呼ばれるものが使用されていました。アイマスクは通常、アイ幅とアイ高さによって定義されるダイヤモンド形の領域です。合格するアイは、アイマスク内に検出されたサンプルまたはヒットが限られた数しかありません。1と0のパターンは標準によって指定され、通常は疑似ランダムビットシーケンスまたはPRBSパターンです。基本的に、パターンを10Gb/s未満と10Gb/s以降の2つのカテゴリーに分けることができます。10Gb/s未満では、ほとんどのシステムで8b10bエンコーディングが使用され、PRBS 7が適切なパターンでした。IEEEが802.3baで10Gb/sを導入したとき、エンコーディングは64b66bスクランブラーに切り替わり、PRBS 31が主流になりました。今日でも112Gb/sで、PRBS 31、またはQPRBS 31が最も使用される標準パターンです。 統計的に言えば 測定されたアイパターンの後、StatEyeは受動チャネルを評価する次の方法であり、OIFによって広く使用されました。StatEyeの背後にある考え方はここで詳しく説明されています：[3] 簡単に言うと、StatEyeはシステムのパルス応答を使用してアイパターンを予測します。パルス応答とは、1-UIの正方形パルスで興奮させたシステムの時間領域応答であり、システムは等化を含む受動チャネルです。StatEyeで利用可能な等化技術には、FFE、CTLA、DFEがあります。システムの伝達関数はSパラメータから収集されます。チャネルSパラメータはシミュレートできるため、StatEyeは多くのチャネルと等化設定を試して、何が機能するかを見る効率的な方法です。その間、アイマスクは統計的に予測されたアイオープニングを使用しての合格/不合格基準です。 StatEyeとCOMの間のどこかで、ピーク歪み分析（PDA）がある程度一般的になりました。この方法は、HeckとHallによって「高速デジタル設計のための高度な信号完全性」[4]でよく文書化されています。要約すると、StatEyeと同じパルス応答を使用しますが、出力は単にいわゆる最悪のケースのアイ開口となります。PDAはデータをでっち上げないため、個人的に好きな理由です。自分で実装してみたところ、PDAは高い信頼性を持って最悪のケースのアイパターンを予測することがわかりました。しかし、PDAとStatEyeはチャネル内の送信機と受信機の影響を含まず、最適なイコライゼーション設定を手動で見つける必要があります。 記事を読む
適切なツールがPCBレイアウトの時間見積もりに役立ちます 適切なツールがPCBレイアウトの時間見積もりに役立ちます 1 min Blog PCB設計を計画するために正確に知る必要があるのは、PCBレイアウト時間の見積もりに役立つ適切なツールを持っていることです。 ALTIUM DESIGNER PCB設計ソフトウェアの中で最も正確な結果を提供します。 新しいプリント基板設計を探求する際には、レイアウトを完了するのにどれくらいの時間がかかるかを見積もることが有益です。これにより、生産とテストを適切にスケジュールし、設計のリリースをマーケティングやその他の関連プロジェクトと同期させることができます。PCBレイアウトの完成までの時間を正確に見積もるには、レイアウトの経験、設計要件の理解、およびコンポーネントの密度と利用可能なボードスペースに関する完全なデータが必要です。しかし、最も重要なのは、設計がどれくらいの時間を要するかを予測するのに役立つ設計ツールを必要とすることです。 これを行うには、PCB設計ツールのフルレンジが必要です。レイアウトに取り掛かる前でさえ、回路を作成しシミュレートするのに役立つ回路図ツールがあれば、後での設計のサプライズを最小限に抑えることができます。レイアウトに入ったら、操作が簡単で複数の配置オプションを提供するツールが必要になります。これにより、部品を一貫して配置し、整列させることができます。また、ルーティング時間を簡単に計算し、実行できるように、インテリジェントなトレースルーティング機能も必要です。最後に、予定された時間内に最終製造ファイルを作成できるように、自動化された出力機能が必要です。 始めから終わりまで、すべてをこなせる設計ツールのセットが必要です。良いニュースは、これらの機能をすべて備えた完全なツールスイートを提供するPCB設計システムがあるということです。それがAltium Designerです。 コンポーネント配置 PCBレイアウトツールは、レイアウトの準備を助けるべきです。Altium Designerは、ボードサイズとレイヤースタックアップを完全に制御できるため、開始前に利用可能なボードスペースの量を確認できます。Altium Designerでは、回路図からレイアウトへのパーツのクロスセレクト機能を使って、フロアプランニングが簡単です。 スキーマティックで論理的なグループに部品を簡単にグループ化して、どの部品がどこに必要になるかを正確に確認できます。部品の配置を始めると、Altium Designerは、設計のニーズに応じて部品を迅速に配置・整列させるためのさまざまな配置機能を提供します。 コンポーネント配置を直感的かつ簡単にするPCBレイアウトツール 回路基板上やその層内でどのような温度上昇が発生しても、設計プロセスと設計ルールはそれを考慮するべきです。レイヤーの管理、熱源、熱抵抗、ピン、コストはすべて、PCB製造の層を通過し、回路がプリント回路になるために必要です。Altium Designerの配置ツールは、コンポーネントの正確な配置計画と実行に必要な制御を提供します。 Altium Designerの異なるコンポーネント配置機能は、ボード上に部品を整然と迅速に配置し、完成の見積もりを支援するのに役立ちます。 Altium 記事を読む
Customer Success Stories BAE Systems Discover how BAE Systems improved project time frames while ensuring that designs perform as expected early in the development cycle using Altium Designer.
制御が必要なルーティングインピーダンス 制御が必要なルーティングインピーダンス 1 min Blog 制御インピーダンスルーティングの設計アプローチは、高速PCB設計の重要な要素であり、PCBの意図した高速性能を確保するためには、効果的な方法とツールを採用する必要があります。したがって、PCB内のルートを慎重に設計しない限り、インピーダンスは制御されず、トレース全体を通じて点から点へとその値が変動します。そして、PCBのトレースが高周波数で単純な接続のように振る舞わないため、インピーダンスを制御することで、信号の完全性を保持し、電磁放射の可能性も減少させます。 制御インピーダンスを決定するものは何か？ PCBのインピーダンスは、その抵抗、導電率、誘導性および容量性リアクタンスによって決定されます。しかし、これらの要因は、基板構造、導電性および誘電体材料の特性、導体の構造および寸法、および信号リターンプレーンからの分離、ならびに信号特性の機能です。 基本的なレベルでは、トレースインピーダンス値はPCB構造から決定され、これらの要因によって生成されます： 誘電体材料（コア/プレプレグ）の厚さ 材料（コア/プレプレグ、はんだマスクまたは空気）の誘電率 トレース幅と銅の重さ 高周波を見ると、インピーダンスは銅の粗さ（ スキン効果の増加を決定する）や損失正接（誘電体の損失）によっても決まります。設計で最も滑らかな銅を使用しても、銅張り積層板やプリプレグに粗い表面を確保するために、PCB製造では粗面化処理が使用されます。どんな場合でも、銅の粗さは常に存在します！ 典型的な構成 まず、典型的な構成を見てみましょう。トレース構成にはいくつかの広いクラスがあります： シングルエンド：デジタル信号やRF信号を単独で運ぶ孤立したトレース 差動トレース：等しく反対の極性で一緒に駆動される2つのトレース 非共面：トレースが配線されている同じ層に追加の銅がないトレース構成 共面：トレースと同じ層に接地された銅プールが含まれるトレース構成 多層PCBを検討する際、設計者はトレースの制御インピーダンスが平面（リファレンス）によって遮蔽されているため、トレースの両側の平面間の誘電体の厚さのみを考慮すべきであることを覚えておく必要があります。ここに最も一般的な構成の例をいくつか示します： Er = 材料の誘電率 H 記事を読む