高速PCB設計 | Altiumリソース

Podcasts 差動信号が重要である理由はじめに差動信号は、ロジック部品および製品を接続するための主要な手段となり、PCIなどの並列バスアーキテクチャーの多くを置き換えました。差動信号がデジタル世界を支配している主な理由として、並列シングルエンド信号プロトコルよりはるかに高いデータ帯域幅を1対の配線で実現できることが挙げられます。ご存知の通り、インターネットは差動信号なくして成立しません。差動信号の例を以下に示します。 • USB • PCI Express • HDMI • Infiniband • SATA • 有線イーサネット • Hypertransport^® • LVDS

Thought Leadership 高速 PCB 設計における EMI: 信号の立ち上がり時間を理解する高速設計についてもっと学び、高速PCBレイアウトにおけるスイッチング速度、立ち上がり時間、およびEMIの対処方法について理解しましょう。

32 Videos 差動ペアの Glossing

1:06 Videos HDI 設計の対応

高速・高周波PCBにおける終端方法高速デジタルシステムを扱う際には、終端の話題が必ず出てきます。ほとんどのデジタルシステムには、少なくとも1つの標準化された高速インターフェースがあり、または高速なエッジレート信号を生成する高速GPIOが存在する可能性があります。高度なシステムには、通常、半導体ダイ上に適用される終端を持つ多くの標準化されたインターフェースがあります。実際に終端が必要かどうかを判断した場合、どの方法を使用すべきでしょうか？実際には、多くのデジタルシステムではデジタル通信のための標準化されたバスを多くのコンポーネントが実装しているため、離散終端器の適用は非常に一般的ではありません。しかし、高速I/Oを持つ高度なコンポーネントを扱っている場合、離散コンポーネントで手動で終端を適用する必要があるかもしれません。このような状況が発生するもう一つの例は、特定のプロセッサーや FPGAで時々使用される特殊なロジックです。最後に、RF終端の問題がありますが、これはデジタルシステムの終端とは非常に異なります。終端の適用時期と方法上述のように、離散コンポーネントで手動で終端を適用する必要があるケースは限られています。あなたのインターフェースにはインピーダンス仕様がありませんデータシートには、手動での終端が必要であると記載されていますインターフェース仕様では、特定の終端（例： DDR、イーサネットのボブ・スミス終端）が要求されます RFとデジタルのインピーダンスマッチングはやや異なります。全体的な目標は同じです：伝送線に送信された信号は、伝播中に最小限の損失を経験し、受信コンポーネントによって正しい電圧/電力レベルで登録されるべきです。以下の表は、デジタルとRFで使用される終端方法を比較しています：デジタルチャネル RFチャネル終端帯域幅広帯域終端回路が必要狭帯域終端回路が必要電力損失特定の場合にはある程度の電力損失が許容される通過帯域での電力損失はないことが望ましい適用範囲

PCBレイアウトの考慮事項：差動ペアの長さマッチング許容誤差と違反の回避娘の髪の毛をとかすことは、PCBトレースの絡みを解くことを思い出させます。すべてのものを層に設定し、クロスオーバーは避ける必要があります。9歳の娘の髪の毛をとかすのに、PCBトレースのルーティングほど時間はかかりませんが、正しく行わないと同じくらい痛みを伴います。理想的には、あなたの娘の髪が電子機器のショートサーキットや小さな火花を引き起こすことはありません。レイアウトでのトレースのルーティングは、おそらく最も重要で時間がかかる設計活動です。高速設計では、トレースの長さは非常に正確であり、特定の許容範囲内に収まる必要があります。特性インピーダンス、信号の整合性、レイヤースタックアップ、トレース幅を追跡することは、手間がかかり、時間がかかり、どのツールでも自動的に達成するのが非常に難しいです。最高のPCB設計ソフトウェアを使用することで、最も厳しいルーティングのボトルネックを克服し、生産性を最大化することができます。最高の自動ルーティングおよび長さ許容範囲ツールを使用するだけでなく、業界が要求するシミュレーションツールにアクセスする必要があります。このようにして、あなたのデザインがどのようなインピーダンスも乗り越え、可能な限り最高の回路基板デザインを提供できるように信頼できます。高速ルーティングと長さ許容範囲マッチング高速信号は他の信号と相互作用する可能性が最も高く、その逆もまた然りです。ほとんどのエンジニアは、規定のルーティングルールに従うことができるように、これらの信号を最初にレイアウトします。最も重要な高速ルーティングルールの中には、長さ許容誤差のマッチング、別名長さチューニングがあります。単終端および差動ペアルーティングは、異なるコンポーネントを一つの動作するシステムに接続する、その重要なタスクです。高速デジタルシステムでは、複数のトレースのルーティングは非常に正確でなければなりません。デジタルデータが複数の入力を持つコンポーネント、例えばロジックゲートICを通して送信される場合、すべての入力に信号が同時に到着する必要があります。電子デバイスのデータ転送速度が上がるにつれて、複数のトレース間の許容される不一致の量は次第に小さくなります。トレースの長さは、デバイスでデータエラーを作り出さないように、正確に一致させる必要があります。差動ペアでの長さ許容誤差のマッチングも、信号が同期されることを保証するために必須です。ネット内のコンポーネント間の接続が一致していない場合、ソフトウェアはレイアウト上に直接インジケーターで通知するべきです。すべてのソフトウェアが長さの不一致を修正することを容易にしているわけではありません。異なるプログラムには、トレースの長さを調整し、トレースの長さを調整することがドラッグアンドドロップコマンドと同じくらい簡単であるべきです。すべてのネットが同じように作られているわけではありません。PCB設計ソフトウェアは、自動ルーティングとルールチェックのバランスを取りつつ、デバイスアプリケーションの要件に応じて設計をカスタマイズする自由を提供するべきです。複数の差動ペアや単線トレースをネットにグループ化する場合、各ネットに長さマッチング制約を簡単に定義できるPCBルールと制約エディタが必要です。 Altiumでの差動ペアルーティング問題の原因を理解するレイアウトエディターで直接ルーティングを開始すると、トレースは事前定義された設計ルールを使用して配置されます。ルーティングに関する問題のいくつかは、特に粗悪な設計パッケージでの矛盾するルール設定によって生じます。貧弱な設計ソフトウェアは、実際にはボード全体にわたってトレースを誤って自動ルーティングし、最も極端なケースを除いて、このことが起こったことに気づかないかもしれません。これは特に差動ペアに当てはまります。不適切な設計ソフトウェアは、トレースや差動ペアを誤ってルーティングするだけでなく、ルーティング機能を追加購入しない限り提供されません。これにより、手動でルーティングし、長さの許容範囲を目視で確認し、ミアンダを手動で挿入するしかなくなります。合理的な時間内に少数のトレースをルーティングしたい場合は、これらの基本的な機能を購入する必要があります。それに、新たに発症した手根管症候群のための手首サポーターも必要になるでしょう。ネット内のルーティングの不一致を修正するプロセスに実際に取り組む際には、隣接する単線トレース間および差動ペア内の各トレース間の不一致を示す明確な指標が必要になります。これは、トレースにミアンダをドラッグすると調整される視覚的指標をレイアウトビューに配置するほど簡単であるべきです。許容範囲の指標が3つのダイアログの奥深くに埋もれている理由はありません。統合設計環境におけるルーティング許容範囲差動ペアのルーティング、長さのトレース、ネットの定義、層間ルーティングは、通常、PCB設計の最も時間がかかる部分であるため、設計ソフトウェアには、信号ネットの長さ許容値を満たしながら、プロセス全体をスピードアップするインタラクティブ機能が含まれているべきです。これらのツールはソフトウェアパッケージに組み込まれているべきであり、この重要な機能がアドオンとしてのみ利用可能である理由はありません。ソフトウェアがネット内の長さの不一致を通知することは一つのことですが、この不一致を修正することは別のことです。トレース長の不一致を修正するには、ネット内の短いトレースにミアンダーを配置して、最長のトレースの長さに合わせる必要があります。長さマッチング設定とミアンダーのジオメトリは、レイアウトから直接簡単にアクセスできるべきです。長さ調整のためのマイターを追加することは、不一致のトレースをマウスでドラッグするほど簡単であるべきです。すべての接続をルーティングし、不一致のトレースをクリーンアップしたら、統合設計環境は、レイアウトを業界標準のシミュレーションおよび分析パッケージに統合します。誰もが、設計パッケージからシミュレーションプログラムにエクスポートする必要はありません。統合環境で作業することで、これらのツールにアクセスし、単一のプログラム内ですべての製造業者向けデリバラブルを生成できます。 Altium