Mobile menu
高速設計
ホーム 高速設計

高速PCB設計

高速PCB設計では、高速エッジの信号が使用されます。この信号では、デバイスの状態が非常に速く切り替わり、信号がコンポーネント間を移動し終わる前に移行が完了します。高速PCB設計における相互接続には、正確なインピーダンス整合が必要であり、相互接続に伴って起こりうる損失、歪み、EMI、クロストークを考慮した配線が必要です。伝送線路の設計、レイアウト、ルーティングを適切に行うことで、これらの問題を最小限に抑えることができます。プリント基板における高速基板レイアウトや伝送線路設計を成功させるためのリソースを、ライブラリでご覧ください。

高速PCB設計 Altium Designerを使用したPCBレイアウトと高速設計 高速設計とは何か Solve High-Speed Signal Constraints Automatically
Filter
見つかりました
Sort by
役割
ソフトウェア
コンテンツタイプ
適用
フィルターをクリア
差動ペアのインピーダンス: PCB設計のための演算器の使用 差動ペアのインピーダンス：PCB設計のための演算器の使用 1 min Blog 私は高校でさまざまなコンピューターの授業を受け、なぜイーサネットケーブルの導体が互いにねじれているのか常に疑問に思っていました。これが、信号が互いに干渉することなく目的地に到達することを保証する単純な設計方法であることを、私はほとんど知りませんでした。往々にして、複雑な問題に対する最善の解決策は、実のところ最も単純なものです。 導体の差動配線は、イーサネットケーブルに限らず、PCBにおける主要なトポロジーの1つです。回路基板の設計者は、多くの場合、差動トレースではなくシングルエンドトレースの観点から伝送線路のインピーダンスを論じます。 一部の設計者は、差動ペアの各配線を固有のシングルエンドトレースとして扱う傾向があります。これにより、各配線間に存在する自然な結合が無視され、差動ペアのインピーダンスとシングルエンドのインピーダンスは大きく異なることになります。 伝送線路は本当にあるのか? トレースが伝送線路として動作するかどうかは、特定のトレースでの伝送遅延に依存します。デジタル信号の立ち上がり時間、つまりアナログ信号の発振周期の4分の1が、トレースに沿った往復の伝送遅延の2倍未満である場合は、トレースを伝送線路として扱う必要があります。 より保守的な業界標準のルールは、トレースの伝送遅延が、立ち上がり時間または発振周期によって定義される、臨界往復伝送遅延の10%を超える場合に、トレースを伝送線路として扱うというものです。疑わしい場合は、信号反射による問題を防ぐために、インピーダンスを一致させた方が安全です。 差動 vs シングルエンドインピーダンス 高速/高周波PCBでのインピーダンスの不整合は、信号を乱す可能性があります。信号の共振によるリンギングなどの問題は、シングルエンドの配線にインピーダンスの顕著な不整合がある場合に発生します。通常、低周波信号ではインピーダンス整合は不要です。ただし、トレースとその上流、および下流のコンポーネントの間の不整合が大きい場合は例外です。高速および高周波のPCBでは、インピーダンスは常に一致する必要があります。 シングルエンドトレースのインピーダンスは、通常、伝搬信号が含まれているかどうかにかかわらず、隣接するトレースを無視して計算されます。差動ペアでは、隣接するトレースが信号トレースとして逆方向にリターン電流を伝搬すると仮定すると、一方のラインの信号は誘導によって他方のラインに結合されます。またこれらのラインは、基板誘電体に起因する 寄生容量をライン間に持ちます。 PCBの差動ペアの配線とビア クロストークがコントロールされるほか、差動トレース間の結合によって、実際には各トレースのインピーダンスが低下します。設計者は、単純なシングルエンドトレースのインピーダンス演算器を使用して差動トレースのインピーダンスを計算すべきではないことに注意する必要があります。 デジタル信号の場合は、差動インピーダンスを計算する際に信号の周波数帯も考慮する必要があります。数学的に理解するため、デジタル信号の周波数内容は、アナログ周波数の合計として表すことができます。これは、デジタル信号を伝送する差動ペアでの結合は、デジタル信号の周波数帯全体に大きく依存することを意味します。 デジタル信号の強度の大部分は、折点周波数より低い周波数に集中しており、立ち上がり時間の逆数の約3分の1に等しくなります。動作周波数と折点周波数の間のすべての周波数が、インピーダンスの決定要因になります。 差動インピーダンス演算器 ストリップラインとマイクロストリップの差動ペアは、基層の存在によりインピーダンス値が異なります。対称、および非対称のストリップラインや、埋め込みマイクロストリップも、表面マイクロストリップとはインピーダンス値が異なります。 基層の絶縁体および形状により、配線の有効比誘電率が変更され、配線が伝送線路として機能するかどうかを決定する臨界遅延時間も変更されます。 多くの差動インピーダンス演算器を使用する場合は、トレースの有効比誘電率を事前に知っておく必要があります。これには、特定のジオメトリに合わせて調整された別の計算機能が必要です。 記事を読む
差動インピーダンス仕様 差動インピーダンス仕様に基づく設計方法 1 min Blog PCB設計者 シミュレーションエンジニア 電気技術者 PCB設計者 PCB設計者 シミュレーションエンジニア シミュレーションエンジニア 電気技術者 電気技術者 差動インピーダンスは時々誤解されがちで、それは複数の要因に依存します。特定の差動インピーダンス目標に到達するために必要なトレース幅の設計についてもっと学びましょう。 記事を読む
差動ペア間隔 タイトとルーズの差動ペア間隔と結合を使用すべきか？ 1 min Blog PCB設計者 電気技術者 PCB設計者 PCB設計者 電気技術者 電気技術者 トレースインピーダンスについてや、特定のインピーダンスを達成するために必要なトレースサイズの計算方法に関して多くの質問を受けます。シングルエンドトレースの適切なトレース幅を決定することと同じくらい重要なのが、差動ペアの2つのトレース間の適切な間隔の決定です。そこでの問題は、差動ペアのトレースが互いにどれくらい近くにある必要があるか、そして「密接な結合」が本当に必要かどうかです。 この設計ガイドラインについて興味深いのは、おそらく最も不明確に定義されている唯一のPCB設計の経験則であることです。「緩い結合」や「密接な結合」が数値的には具体的に何を意味するのか？10人の異なる信号整合性の専門家に尋ねると、20種類の異なる回答を得るでしょう！ この記事では、差動ペアの間隔に関する密接な結合と緩い結合の現実的な説明に近づきたいと思います。また、差動ペアの間隔がインピーダンス、差動モードノイズ、共通モードノイズの受信、終端などにどのように影響するかについても考察します。見ていくと、密接な結合（それが何を意味するにせよ）に焦点を当てることにはその価値がありますが、しばしば間違った理由で必要とされがちです。 差動ペアの間隔が信号整合性に与える影響 上記で触れた各次元について見ていきましょう。差動ペアの間隔がどのような役割を果たし、適切な値をどのように設定するかを正確に理解します。 インピーダンス 間隔によって影響を受ける差動ペアの主要なパラメータはインピーダンスです。差動ペアのインピーダンスは、各トレースの自己容量と自己インダクタンス、および各トレース間の相互容量と相互インダクタンスに依存します。これは、異なるペアの典型的なインピーダンスの式を 奇数インピーダンスと差動インピーダンスに分解する必要があることを意味します。これらは以下のように定義されます： 相互インダクタンスと容量は、2つのペアに等価の合計インダクタンスと容量を与えるために存在します。上記の方程式では、損失（伝送線インピーダンス方程式のRとG）を無視していますが、ここで重要なのは間隔に注意を払うことです。 ペアを近づけるほど、 L Mと C Mが大きくなるため、差動インピーダンスは小さくなります。両方の L Mと C Mは、間隔が無限大になるとゼロに収束します。 言い換えると、 差動インピーダンス目標（標準で指定されているか、測定から決定されている）に到達するように設計している場合、二つのペアをあまりにも近づけてはいけません。そうすると、差動インピーダンスが小さすぎるため、インピーダンス目標を違反することになります。しかし、間隔を小さくすると、二つのトレース間の電場と磁場がルートの長さに沿って集中し、損失が増加します。 記事を読む
USB 2層PCB 2層PCB上のUSBインターフェースのための配線要件 1 min Blog PCB設計者 電気技術者 PCB設計者 PCB設計者 電気技術者 電気技術者 以前のブログで、デジタル信号を使用したルーティングとレイアウトをサポートするための2層PCBのルーティングルールを準備する際の基本的なポイントについて説明しました。特に、I2CやSPIのようなデジタルインターフェースをサポートするために必要な基本的なスタックアップとルーティングルールを見てきました。これらのインターフェースを扱う際、いくつかのシンプルなガイドラインがあなたのボードの信号整合性を保証し、EMIを減らすのに役立ちます。 では、USBのようなインピーダンス制御インターフェースはどうでしょうか？インピーダンス制御の必要性、そしてそれをいつ違反できるかを知ることが、2層PCB上でUSBのようなものをルーティングする際の主なポイントです。この記事では、USBのような高速プロトコルをどのようにルーティングすべきかを示します。具体的には、USBデータを運ぶトレースに受け入れることができる長さ制限を含む、ボードのルーティングに必要な重要な設計ルールを見ていきます。このシリーズの前の記事をまだ読んでいない場合は、USBルーティング要件に設定される制限を理解するために必要な概念的な基盤を築くので、ぜひご覧ください。 始めに：USB高速ルーティング要件 前回の2層PCBルーティングに関する記事では、インピーダンスマッチングを適用することなく設計できる最長のライン長を決定する手順について見てきました。私たちは、伝送線の長さに沿った入力インピーダンスの偏差をどの程度許容できるかに依存して、長さの限界が決まることを発見しました。特に、信号の移動距離の10％から25％を重要な要因としてトレース長を制限するかどうかによります。 このデモでは、このボード上でのUSB 2.0のルーティングをHigh Speed規格で見てみたいと思います。特定の理由からこの規格に焦点を当てています。USB 2.0（High Speed）は、古いデバイスとの接続性を提供するとともに、高速データ転送率を実現し、Arduinoのような人気のプラットフォームでType Bプラグとしてまだ使用されています。 2つの可能な設計を例示するために、USB 2.0の2つの仕様（Full SpeedとHigh Speed）のデータレートと立ち上がり時間を比較しました： 最小ドライバ立ち上がり/下がり時間 - 500 ps（High Speed） - 記事を読む
高速設計とは何か 高速PCB設計とは？ 1 min Blog PCB設計者 電気技術者 PCB設計者 PCB設計者 電気技術者 電気技術者 高速基板設計とは何かについて、また高速プリント回路基板レイアウトの適切な設計・配線方法について説明します。 記事を読む
Customer Success Stories BAE Systems Discover how BAE Systems improved project time frames while ensuring that designs perform as expected early in the development cycle using Altium Designer.
Altium Designerにおける高速PCBレイアウト技術ガイド Altium Designerにおける高速PCB設計のガイドラインとテクニック 1 min Blog 高速PCBのレイアウトとルーティングは複雑であり、多岐にわたる考慮が必要です。重要な高速レイアウト技術とルーティングガイドラインには、伝送線上のトレース幅からグラウンドプアのクリアランス、リターンパスの追跡、定義された特性インピーダンスなど、設計に関わるあらゆるものが含まれます。シンプルな設計ソフトウェアパッケージでは、これらの制約を一度にすべて扱うことはできず、回路基板設計者はすべての相互接続を手動でチェックし、エラーが特定されたときにレイアウトの再作業に何時間も費やす必要があります。 Altium Designerは、あらゆる電子製品を扱うために構築された唯一の設計アプリケーションです。設計チームは、高度なツールセットを単一のアプリケーションで使用して、信号の整合性を確保するための最適な高速PCB設計ガイドラインを迅速かつ簡単に実装できます。PCB設計者は、高速PCBレイアウトの作成には多くの計算、測定、および設計ルールへの遵守が必要であることを知っており、Altium Designerはこれらの重要なタスクの多くを自動化するのに役立ちます。設計プロセスを合理化し、信号の整合性を犠牲にしたくない場合は、次の回路基板でこれらの高速PCB設計技術と高速ボード設計ガイドラインを実装することを確認してください。 ALTIUM DESIGNER® プロの設計者とPCB製造業者のための業界最高の電子設計およびシミュレーションアプリケーション。 今日の最先端の電子機器は、以前よりも高速で動作し、より高密度に配置され、より正確なルーティングが求められています。高速設計に対する期待は、将来、さらに高い能力を持つことが求められ、設計者はその設計が適切に機能するように、最適な高速PCB設計ガイドラインとルーティング実践を実施する必要があります。インピーダンス制御、リターンパス計画、高周波EMIなど、設計の重要な側面は、高速PCBレイアウトでの出発点に過ぎません。 高速回路基板のレイアウトには多くの要件がありますが、適切な設計ソフトウェアを使用することで、これらの要件を設計ルールとして指定できます。これらのルールは、コンポーネントを配置し、高速伝送線をルーティングする際に適用されます。Altium Designerは、高速回路基板が要求される通りに動作し、業界基準に準拠していることを保証する理想的なPCB設計ソフトウェアパッケージです。 高速PCBレイアウトと設計とは何か？ すべての高速PCBには、エッジレートが速い信号があり、これは様々な信号のパワースペクトル密度が高GHz範囲にまで及ぶことを意味します。高速PCB上のこれらのコンポーネントは迅速に切り替わり、適切にルーティングされていない場合、大きなEMIを発生させる可能性があります。したがって、レイアウト、ルーティング、リターンパスの計画、特性インピーダンスの計算、および多くの他の要因が、これらの設計の安定性と整合性を決定します。 レイアウトとルーティングにおける重要な高速PCB設計ガイドラインのいくつかを以下に示します。これらのガイドラインは、レイアウトとルーティング中の信号整合性を確保するのに役立つだけでなく、クロストーク、放射、およびインピーダンス不連続のようなEMI問題を防ぐのにも役立ちます： グラウンドプレーン、パワープレーン、およびスタックアップ：PCBスタックアップが高速伝送線の下に均一なグラウンドを持ち、グラウンド/パワープレーンのギャップを越えてルーティングしないことを確認してください。 特性インピーダンス：高速インターコネクト上で特性インピーダンスと入力インピーダンスが特定の値を持つように、伝送線の特定のトレース幅を強制する必要があります。 伝送線間隔：PCB上のトレース間に十分な間隔を強制し、重大なクロストークを防ぎ、信号が受信機でノイズマージンを超えないようにする必要があります。 電力整合性：高速コンポーネントに電力を供給するPDNの部分について、電源層とグラウンド層を隣り合わせに配置し、過度なリンギングを防ぎます。 バスと差動ペアのルーティング：並列バスと差動ペアにおいて、重要な信号間のスキューを最小限にするために、タイミングマッチングを強制します。 コンポーネントの配置：PCBレイアウトにおいて、すべての重要な信号が最小限のレイヤー遷移でルーティング可能なように、重要な高速コンポーネントを適切に配置してください。 この一般的なガイドラインのリストは、高速PCBレイアウトで一般的な信号整合性の問題に陥ることがないようにするのに役立ちます。最高のPCB設計ソフトウェアを使用すると、これらの要件を設計ルールとしてプログラムして、複雑なレイアウトが信号整合性を維持することを保証できます。 記事を読む