高速PCB設計

高速PCB設計では、高速エッジの信号が使用されます。この信号では、デバイスの状態が非常に速く切り替わり、信号がコンポーネント間を移動し終わる前に移行が完了します。高速PCB設計における相互接続には、正確なインピーダンス整合が必要であり、相互接続に伴って起こりうる損失、歪み、EMI、クロストークを考慮した配線が必要です。伝送線路の設計、レイアウト、ルーティングを適切に行うことで、これらの問題を最小限に抑えることができます。プリント基板における高速基板レイアウトや伝送線路設計を成功させるためのリソースを、ライブラリでご覧ください。

Filter
見つかりました
Sort by
役割
ソフトウェア
コンテンツタイプ
適用
フィルターをクリア
統合回路CMOS負荷容量 伝送線路上の負荷容量が信号に与える影響 1 min Blog 伝送線路や集積回路のデータシートについて読んだことがあるなら、負荷容量というどうやら神秘的な量について知ることがあります。この値は、伝送線路に接続されたコンポーネントリードの形状、基板材料、および集積回路ダイ上の基準平面までの距離に依存します。伝送線路を扱う際、コンポーネントの負荷容量は受信側で見られる信号の挙動に重要な影響を与え、PCB内で負荷容量をどのように影響させるかを理解することが重要です。 特定の負荷コンポーネントに対する伝送線路上の信号挙動を分析する必要がある場合、負荷容量はSパラメータや伝送線路の伝達関数に影響を与えるため、高速/高周波信号分析において考慮する必要があります。さらに、十分に高い周波数では、負荷における実際の入力インピーダンスは負荷容量によって決定されます。ここでは、負荷容量をよりよく理解し、PCB上の伝送線路で信号にどのように影響を与えるかを決定する方法について説明します。 負荷容量とは何か? 統合回路における負荷容量は、入力リードと最も近い基準平面の間の 寄生要素です。言い換えると、コンポーネントに接続された入力パッドと伝送線は、共通のグラウンド基準(伝送線とICが同じグラウンド平面を共有していると仮定)に対してシャント容量を見ることになります。 これは、伝送線に接続されたパッドが信号が受信機に到達するとある電圧になるが、PCB基板と統合回路ダイによってグラウンド平面から分離されているために発生します。この時点で ピンパッケージのインダクタンスは省略されていますが、これは伝送線とパッドの間に直列要素として位置します。パッド/グラウンド平面とリード/ダイグラウンド平面の寄生容量が並列になり、合計の負荷容量を与えます。これは以下の回路図に示されています: 上記の差動チャネルのケースでは、適用された終端は、差動信号を含む図を簡略化するために、単純な並列抵抗として示されています。しかし、差動受信機に適用される実際の終端回路は、 この記事で議論したように、より複雑であり、差動インピーダンスにマッチングするのではなく、チャネル内の個々の伝送線にマッチングしてオフセットを保持することを目的としています。 終端 上記の例では、固有のインピーダンス不一致に対処する自然な解決策は終端を適用することです。特性インピーダンスでのシャント終端を検討してください(IC内に統合されているか、外部抵抗器で適用されています)。低周波数では、負荷インピーダンスは終了インピーダンスとして現れます。しかし、高周波数では、負荷インピーダンスは負荷容量に完全によるものとして現れます。ここからの教訓は: 負荷容量のために、限定された帯域幅でのみインピーダンスマッチングが可能であるということです。 送信端容量 自然に思うかもしれませんが、伝送線のソース側の容量はどうなるのでしょうか?実際には、パッドの存在によりドライバーの出力インピーダンスを決定するソース容量があります。この信号は(ドライバー + 伝送線)システムから発信され、ドライバーの外側でのみ測定されるため、モデリング時には通常無視されます。したがって、信号がどのようにそこに到達したかについては基本的に心配する必要はなく、測定できることが重要です。心配する必要があるのは、(伝送線 + 負荷)システムの入力インピーダンスだけです。 負荷インピーダンスを持つ伝達関数 伝送線に入力された信号は、負荷容量によって影響を受けます。これは伝達関数で定量化されます。直感的に、上の図を見ると、容量は信号の高周波成分に対してグラウンドへのシャント要素のように作用します。したがって、実際のICに接続された伝送線は、信号が負荷に到達する前でさえ、ローパスフィルターのように機能します! 記事を読む
高Dk PCB材料の利点 高Dk PCB材料の利点 1 min Blog 「高速設計」と「低Dk PCBラミネート」の用語は、しばしば同じ記事で、そしてしばしば同じ文で使用されます。低Dk PCB材料は、高速および高周波PCBにおいてその場を持っていますが、高Dk PCB材料は電力の整合性を提供します。低Dk PCBは、一般に損失正接が低い傾向にあるため選ばれます。したがって、高Dk PCB材料は、高速および高周波PCBに対して見過ごされがちです。 高速/高周波ボードの電力の整合性を見るとき、単に信号損失を受け入れるか、高速ラミネートによって提供される値を受け入れるのではなく、安定した電力のための全体的な戦略の一部として誘電率定数を考慮すべきです。これには、PCBの電力の整合性に影響を与える誘電率定数の実部と虚部の両方が含まれます。これを念頭に置いて、電力の整合性を確保するために高Dk PCB材料が果たす役割を見てみましょう。 高Dk PCB材料とPCB電力の整合性 まず最初に、電力の整合性を見るとき、常にレギュレータ段階から出力される電圧が、PDN全体で電力が流れるにつれて一定であることを確保しようとしています。これには、PDN分析と電力の整合性の2つの側面が挙げられます: DC解析:ここでは、PDNを構成する 導体間のIR降下のみに関心があります。誘電率定数はDC解析では役割を果たしません。 AC解析:AC解析とは、電力平面上の任意の時間変動電流の振る舞いを意味します。これは、PDNのインピーダンスが重要となる場面であり、下流コンポーネントで見られる電圧変動は、 PDNインピーダンスと時間変動電圧(オームの法則)の積です。 電力面とグラウンド面の間の誘電体として使用される高Dk PCB材料は、重要な電力整合性の利点を提供します。特に、グラウンド面と電力面の間のPCB材料の高Dk値は、より大きな 面間キャパシタンスを提供し、これはあなたの平面がより大きなデカップリングキャパシタのように機能し、PDNインピーダンスが低くなることを意味します。グラウンド面と電力面を近づけることも面間キャパシタンスを増加させます。 2006年のIEEE論文からのいくつかの例示的なシミュレーション結果が以下に示されています。 誘電率定数のもう一つの重要な側面は、虚数部分またはDf値です。これは通常、損失正接を使用して要約されますが、これは高速/高周波ボードで特定の積層材の有用性を調べる際に使用する唯一の指標ではありません。 記事を読む