Mobile menu
高速設計
高速PCB設計

高速設計の課題に対処するための簡単なソリューション

ソリューションを探す

高速PCB設計

Filter
Clear
Tags by Type
Software
PCBルーティングにおける電磁ソルバーを用いた寄生抽出 PCBルーティングにおける電磁ソルバーを用いた寄生抽出 寄生抽出：集積回路設計コミュニティは、特にゲート特性が約350 nm以下に減少し、チップが高速で動作する場合、毎日この課題に取り組まなければなりません。PCBコミュニティも、電力供給ネットワークをより良く設計し、正確なインピーダンスを持つ相互接続を行い、クロストークや結合メカニズムを適切に定量化するために、この考えに取り組む必要があります。特定のジオメトリからレイアウトの寄生を抽出するために使用できる多くのサードパーティアプリケーションがありますが、これらのツールの結果は、ほとんどの設計ソフトウェアで使用するには実用的ではありません。 PCBで寄生について心配する理由は何であり、設計プロセスでこれらをどのように扱うことができるのでしょうか？意図的および非意図的な寄生は、PCB内の信号および電力の挙動を完全に担っています。インピーダンスを計算するとき、実際には2つの重要な寄生を計算しており、これらをルーティングエンジンの一部として使用しています。これらの値を、クロストークの予測、過渡現象やリンギングを伴う電力シミュレーション、または露出したトレースへのESDパルスの結合などのために使用することもできます。 トレースのための寄生抽出 作成するPCBスタックアップは、導体に影響を与える寄生成分を部分的に決定します。実際には、特定のトレースの周りのPCBレイアウトで生じる寄生成分を決定するために複雑なフィールドソルバーは必要ありません。PCBレイアウトに配置するトレースは、そのインピーダンスを決定する自然な寄生容量と寄生インダクタンスを持っています。しかし、トレースの近くに銅を持ってくると、追加の相互容量とインダクタンスが発生し、トレースのインピーダンスが変更されます。実際には、インピーダンス計算ツールや文献やフィールドソルバーユーティリティ（Ansys、COMSOLなど）のいくつかの分析式を使用して、これらの寄生値を決定することが可能です。 PCB上の単一トレース（幅に関係なく）については、寄生容量とインダクタンスを2つの方法で取得できます： 直接計算、フィールドソルバーや学術誌の論文に見られるいくつかの複雑な分析式が必要です 比較による計算、これは寄生成分のないインピーダンス計算とカップルトレースインピーダンス計算を比較することを含みます 最初の点、直接計算は非常に強力で、いくつかの高価なソフトウェアが必要です。また、文献で特定の構造に関する式を見つけることができますが、これらは潜在的に数十のパラメータを含む非常に複雑な式であることがよくあります。異なる構造の相互結合式も一般化が非常に少ないです。 第二のポイントである比較による決定は、公式が利用可能であれば実際には比較的簡単で、異なる計算機からのインピーダンス値を比較するだけの問題です。これは基本的に、私が以前の記事で銅のプールと50オームのインピーダンスを持つマイクロストリップ/ストリップライン間のクリアランスについて行ったことです。 特定の幅のインピーダンス値を比較することによって、パラシティクスがインピーダンスに顕著な効果を及ぼす時期を決定することができます。 次のセクションでは、同様のアプローチを取りますが、Altium Designerのフィールドソルバーを使用して結果を生成します。単一エンドトレースインピーダンス計算の結果を使用し、これらを他のトレースインピーダンス計算と比較することで、いくつかの単純な公式を使ってパラシティクスの値を迅速に抽出することができます。 方法 ここでの方法は単純で、孤立したトレースのインピーダンス計算とパラシティクスを持つトレースのインピーダンス計算を比較することに依存しています。この方法で、パラシティクスの値、つまり相互容量とインダクタンスを計算することができます。この例では、Altium Designerで返される値である損失のないインピーダンスを使用していることに注意してください。しかし、これはGHz周波数までのパラシティクスの非常に正確な推定を提供します。 注意: 他のブログで作成した計算機アプリケーション（例えば、私が作成した計算機）やAltium DesignerのLayer Stack
グラウンド付きコプレーナ波導管デジタル信号 Altium Liveに関する質問です: デジタル信号はコプラナ導波路にありますか？ GPCW構造がデジタル信号に与える影響を考えたことはありますか？ヒントは、Sパラメータを見てみましょう！
差動ペアのインピーダンス: PCB設計のための演算器の使用 差動ペアのインピーダンス：PCB設計のための演算器の使用 私は高校でさまざまなコンピューターの授業を受け、なぜイーサネットケーブルの導体が互いにねじれているのか常に疑問に思っていました。これが、信号が互いに干渉することなく目的地に到達することを保証する単純な設計方法であることを、私はほとんど知りませんでした。往々にして、複雑な問題に対する最善の解決策は、実のところ最も単純なものです。 導体の差動配線は、イーサネットケーブルに限らず、PCBにおける主要なトポロジーの1つです。回路基板の設計者は、多くの場合、差動トレースではなくシングルエンドトレースの観点から伝送線路のインピーダンスを論じます。 一部の設計者は、差動ペアの各配線を固有のシングルエンドトレースとして扱う傾向があります。これにより、各配線間に存在する自然な結合が無視され、差動ペアのインピーダンスとシングルエンドのインピーダンスは大きく異なることになります。 伝送線路は本当にあるのか? トレースが伝送線路として動作するかどうかは、特定のトレースでの伝送遅延に依存します。デジタル信号の立ち上がり時間、つまりアナログ信号の発振周期の4分の1が、トレースに沿った往復の伝送遅延の2倍未満である場合は、トレースを伝送線路として扱う必要があります。 より保守的な業界標準のルールは、トレースの伝送遅延が、立ち上がり時間または発振周期によって定義される、臨界往復伝送遅延の10%を超える場合に、トレースを伝送線路として扱うというものです。疑わしい場合は、信号反射による問題を防ぐために、インピーダンスを一致させた方が安全です。 差動 vs シングルエンドインピーダンス 高速/高周波PCBでのインピーダンスの不整合は、信号を乱す可能性があります。信号の共振によるリンギングなどの問題は、シングルエンドの配線にインピーダンスの顕著な不整合がある場合に発生します。通常、低周波信号ではインピーダンス整合は不要です。ただし、トレースとその上流、および下流のコンポーネントの間の不整合が大きい場合は例外です。高速および高周波のPCBでは、インピーダンスは常に一致する必要があります。 シングルエンドトレースのインピーダンスは、通常、伝搬信号が含まれているかどうかにかかわらず、隣接するトレースを無視して計算されます。差動ペアでは、隣接するトレースが信号トレースとして逆方向にリターン電流を伝搬すると仮定すると、一方のラインの信号は誘導によって他方のラインに結合されます。またこれらのラインは、基板誘電体に起因する 寄生容量をライン間に持ちます。 PCBの差動ペアの配線とビア クロストークがコントロールされるほか、差動トレース間の結合によって、実際には各トレースのインピーダンスが低下します。設計者は、単純なシングルエンドトレースのインピーダンス演算器を使用して差動トレースのインピーダンスを計算すべきではないことに注意する必要があります。 デジタル信号の場合は、差動インピーダンスを計算する際に信号の周波数帯も考慮する必要があります。数学的に理解するため、デジタル信号の周波数内容は、アナログ周波数の合計として表すことができます。これは、デジタル信号を伝送する差動ペアでの結合は、デジタル信号の周波数帯全体に大きく依存することを意味します。 デジタル信号の強度の大部分は、折点周波数より低い周波数に集中しており、立ち上がり時間の逆数の約3分の1に等しくなります。動作周波数と折点周波数の間のすべての周波数が、インピーダンスの決定要因になります。 差動インピーダンス演算器 ストリップラインとマイクロストリップの差動ペアは、基層の存在によりインピーダンス値が異なります。対称、および非対称のストリップラインや、埋め込みマイクロストリップも、表面マイクロストリップとはインピーダンス値が異なります。 基層の絶縁体および形状により、配線の有効比誘電率が変更され、配線が伝送線路として機能するかどうかを決定する臨界遅延時間も変更されます。 多くの差動インピーダンス演算器を使用する場合は、トレースの有効比誘電率を事前に知っておく必要があります。これには、特定のジオメトリに合わせて調整された別の計算機能が必要です。
差動インピーダンス仕様 差動インピーダンス仕様に基づく設計方法 差動インピーダンスは時々誤解されがちで、それは複数の要因に依存します。特定の差動インピーダンス目標に到達するために必要なトレース幅の設計についてもっと学びましょう。
差動ペア間隔 タイトとルーズの差動ペア間隔と結合を使用すべきか？ トレースインピーダンスについてや、特定のインピーダンスを達成するために必要なトレースサイズの計算方法に関して多くの質問を受けます。シングルエンドトレースの適切なトレース幅を決定することと同じくらい重要なのが、差動ペアの2つのトレース間の適切な間隔の決定です。そこでの問題は、差動ペアのトレースが互いにどれくらい近くにある必要があるか、そして「密接な結合」が本当に必要かどうかです。 この設計ガイドラインについて興味深いのは、おそらく最も不明確に定義されている唯一のPCB設計の経験則であることです。「緩い結合」や「密接な結合」が数値的には具体的に何を意味するのか？10人の異なる信号整合性の専門家に尋ねると、20種類の異なる回答を得るでしょう！ この記事では、差動ペアの間隔に関する密接な結合と緩い結合の現実的な説明に近づきたいと思います。また、差動ペアの間隔がインピーダンス、差動モードノイズ、共通モードノイズの受信、終端などにどのように影響するかについても考察します。見ていくと、密接な結合（それが何を意味するにせよ）に焦点を当てることにはその価値がありますが、しばしば間違った理由で必要とされがちです。 差動ペアの間隔が信号整合性に与える影響 上記で触れた各次元について見ていきましょう。差動ペアの間隔がどのような役割を果たし、適切な値をどのように設定するかを正確に理解します。 インピーダンス 間隔によって影響を受ける差動ペアの主要なパラメータはインピーダンスです。差動ペアのインピーダンスは、各トレースの自己容量と自己インダクタンス、および各トレース間の相互容量と相互インダクタンスに依存します。これは、異なるペアの典型的なインピーダンスの式を 奇数インピーダンスと差動インピーダンスに分解する必要があることを意味します。これらは以下のように定義されます： 相互インダクタンスと容量は、2つのペアに等価の合計インダクタンスと容量を与えるために存在します。上記の方程式では、損失（伝送線インピーダンス方程式のRとG）を無視していますが、ここで重要なのは間隔に注意を払うことです。 ペアを近づけるほど、 L Mと C Mが大きくなるため、差動インピーダンスは小さくなります。両方の L Mと C Mは、間隔が無限大になるとゼロに収束します。 言い換えると、 差動インピーダンス目標（標準で指定されているか、測定から決定されている）に到達するように設計している場合、二つのペアをあまりにも近づけてはいけません。そうすると、差動インピーダンスが小さすぎるため、インピーダンス目標を違反することになります。しかし、間隔を小さくすると、二つのトレース間の電場と磁場がルートの長さに沿って集中し、損失が増加します。
USB 2層PCB 2層PCB上のUSBインターフェースのための配線要件 以前のブログで、デジタル信号を使用したルーティングとレイアウトをサポートするための2層PCBのルーティングルールを準備する際の基本的なポイントについて説明しました。特に、I2CやSPIのようなデジタルインターフェースをサポートするために必要な基本的なスタックアップとルーティングルールを見てきました。これらのインターフェースを扱う際、いくつかのシンプルなガイドラインがあなたのボードの信号整合性を保証し、EMIを減らすのに役立ちます。 では、USBのようなインピーダンス制御インターフェースはどうでしょうか？インピーダンス制御の必要性、そしてそれをいつ違反できるかを知ることが、2層PCB上でUSBのようなものをルーティングする際の主なポイントです。この記事では、USBのような高速プロトコルをどのようにルーティングすべきかを示します。具体的には、USBデータを運ぶトレースに受け入れることができる長さ制限を含む、ボードのルーティングに必要な重要な設計ルールを見ていきます。このシリーズの前の記事をまだ読んでいない場合は、USBルーティング要件に設定される制限を理解するために必要な概念的な基盤を築くので、ぜひご覧ください。 始めに：USB高速ルーティング要件 前回の2層PCBルーティングに関する記事では、インピーダンスマッチングを適用することなく設計できる最長のライン長を決定する手順について見てきました。私たちは、伝送線の長さに沿った入力インピーダンスの偏差をどの程度許容できるかに依存して、長さの限界が決まることを発見しました。特に、信号の移動距離の10％から25％を重要な要因としてトレース長を制限するかどうかによります。 このデモでは、このボード上でのUSB 2.0のルーティングをHigh Speed規格で見てみたいと思います。特定の理由からこの規格に焦点を当てています。USB 2.0（High Speed）は、古いデバイスとの接続性を提供するとともに、高速データ転送率を実現し、Arduinoのような人気のプラットフォームでType Bプラグとしてまだ使用されています。 2つの可能な設計を例示するために、USB 2.0の2つの仕様（Full SpeedとHigh Speed）のデータレートと立ち上がり時間を比較しました： 最小ドライバ立ち上がり/下がり時間 - 500 ps（High Speed） -