高速PCB設計とは?

Zachariah Peterson
|  投稿日 七月 24, 2021
高速設計とは何か

現在、ほとんどの基板は、通常は高速デジタル設計に関連する何らかのシグナルインテグリティの問題のリスクにさらされていると考えられています。高速基板設計とレイアウトでは、シグナルインテグリティ、パワーインテグリティ、およびEMI/EMCの問題の影響を受けにくい 基板設計に重点を置いています。こうした問題が全くない設計はありませんが、これらの高速PCB設計ガイドラインに従うことで、問題を軽減し、最終製品でパフォーマンスの問題が発生しないレベルまで減らすことができます。

回路図を作成し、基板レイアウトに移行する準備ができたら、 基板設計ツールの特定の機能を活用して、適切なレイアウトと配線を行う必要があります。お使いの基板設計ソフトウェアでは、レイヤスタックアップでの電源およびグラウンドプレーンの配列の準備、トレースのインピーダンスプロファイルの計算、スタックアップの基板材料オプションの表示を行うことができます。高速設計のほとんどの側面は、シグナルインテグリティとパワーインテグリティを確保するために基板スタックアップの設計と配線を中心に行われ、適切なECADソフトウェアはこれらの領域での成功を保証します。

高速デジタル設計の基本

では、高速PCB設計とはどのようなものなのでしょうか。高速設計とは、特に高速デジタル信号を使用してコンポーネント間でデータを渡すシステムを指します。高速デジタル設計の回路基板と低速デジタルプロトコルを持つシンプルな回路基板との境界線は曖昧です。特定のシステムを「高速」と示すために使用される一般的な測定基準は、システムで使用されるデジタル信号のエッジレート(立ち上がり時間)です。ほとんどのデジタル設計では、高速(高速エッジレート)と低速(低速エッジレート)の両方のデジタルプロトコルが使用されます。組み込みコンピューティングとIoTが全盛である現代において、ほとんどの高速回路基板は無線通信とネットワーキングのためのRFフロントエンドを備えています。

すべての設計は回路図から始まりますが、高速基板設計の主要な部分は、インターコネクト・デザイン、 基板スタックアップ・設計、および配線に重点を置いています。最初の2つの領域で成功した場合は、 3番目の領域で成功する可能性があります以下のセクションでは、高速の設計を始めるための方法と、基板設計ソフトウェアの重要な役割について紹介します。

高速PCBのスタックアップとインピーダンスの計画

高速回路基板用に作成する基板スタックアップによって、インピーダンスと配線の容易さが決まります。すべての基板スタックアップには、高速信号、パワー、およびグラウンドプレーン専用のレイヤのセットが含まれており、スタックアップでレイヤを割り当てる際に考慮すべき点がいくつかあります。

  • 基板サイズとネット数:基板の大きさと、基板レイアウトで配線する必要があるネットの数。物理的に大きい基板には、2、3以上の信号層を使用せずに基板レイアウト全体を配線できる十分なスペースがある場合があります。
  • 配線密度:ネット数が多く、基板サイズが小さい領域に制限されている場合、サーフェスレイヤの周囲に配線するスペースが不足している可能性があります。したがって、トレースが互いに接近してプッシュされる場合は、より多くの内部信号層が必要になります。基板サイズを小さくすると、配線密度が高くなる可能性があります。
  • インターフェイス数:場合によっては、バスの幅(直列と並列)と基板のサイズに応じて、レイヤごとに1つまたは2つのインターフェイスのみを配線することを推奨します。すべての信号を同じレイヤの高速デジタルインターフェイスに保持することで、すべての信号で一貫したインピーダンスとスキューが確認されます。
  • 低速およびRF信号:デジタル設計に、低速デジタル信号またはRF信号がありますか?その場合、高速バスまたはコンポーネントに使用できるように、サーフェイスレイヤ上のスペースを占有し、追加の内部レイヤが必要になることがあります。
  • パワーインテグリティ:パワーインテグリティの基盤の1つは、大規模なICで必要とされる各電圧レベルに対応する、大きなパワープレーンとグラウンドプレーンを使用することです。これらは隣接するレイヤに配置して、デカップリングコンデンサによる安定した電力に対応するための高いプレーンキャパシタンスを確保する必要があります。

基板材料オプション、レイヤ数、厚み

基板スタックアップを設計する前に、設計内のすべてのデジタル信号に対応するために必要なレイヤ数を考慮してください。これを決定する方法はいくつかありますが、これらの方法は、高速回路基板設計における少しの数学と過去の経験に依存しています。上記のレイヤ数を考慮した上でのポイントに加えて、BGA/GGAフットプリントを備えた大規模な高速ICは、必要な基板サイズを決定することができます。BGAファンアウトを実行する場合、一般的には1信号層当たり2行に収めることができます。また、スタックアップを構築する際には、レイヤ数にパワープレーンレイヤとグラウンドプレーンレイヤを含める必要があります。

高速設計とは何か
高速設計で電力を供給するために使用される大きなポリゴンを持つ、FPGAのBGAファンアウト。

FR4グレードの材料は、コンポーネント間の配線が長すぎることがない限り、一般に高速デジタル設計で使用できます。配線が長くなりすぎると、高速チャネルの損失が大きくなりすぎ、チャネルのレシーバー側のコンポーネントが信号を回復できなくなる可能性があります。材料を選択する際に考慮する第一の材料特性は、 基板ラミネートの損失正接です。チャネル形状は損失も決定しますが、一般的には、より小さな基板で開始するには、より低い損失正接のFR4ラミネートを選択するのが適しています。

配線が長すぎる場合は、高速信号の基板としてより特殊な材料が必要になることがあります。PTFEベースのラミネート、拡散ガラスラミネート、またはその他の特殊材料システムは、配線が非常に長く、挿入損失が少ない大規模な高速デジタル基板に対応するのに適しています。小型高速基板用のエントリレベルの高Tgラミネートセットは370HRです。より大きい基板のために、MegtronまたはDuroidのラミネートのようなものは格好のオプションです。先に進む前に、メーカーに確認して、材料の選択と提案されたスタックアップが製造可能であることを確認してください。

インピーダンスコントロール

インピーダンスは、推奨されたスタックアップを作成し、製造業者と検証した後にのみ決定されます。製造業者は、代替基板材料オプションやレイヤの厚さなど、基板スタックアップに対する変更を提案できます。使用するスタックアップでクリアランスを受け取り、レイヤの厚みを確定したら、インピーダンス値の計算を開始できます。

インピーダンスは、通常、フィールドソルバーツールを使用して公式または計算機を使用して計算されます。設計に必要なインピーダンスによって、伝送線路の寸法と、近くの電源またはグラウンドプレーン層までの距離が決まります。伝送線路の幅は、以下のツールを使用して決定できます。

フィールドソルバーでレイヤスタックマネージャを使用すると、銅の粗さ、エッチング、非対称ライン配列、および差動ペアを考慮しながら、最も正確な結果を得ることができます。トレースのインピーダンス・プロファイルが計算されたら、配線ツールで設計ルールとして設定し、トレースに必要なインピーダンスがあることを確認する必要があります。

高速設計
高速ボードの伝送線路設計のインピーダンス計算。Altium Designerのレイヤースタックマネージャーには、銅箔の粗さを考慮したインピーダンスカリキュレーターが含まれてます。

PCIeやイーサネットなどのほとんどの高速信号プロトコルは差動ペア配線を使用するため、トレース幅と間隔を計算して特定の差動インピーダンスに設計する必要があります。フィールドソルバーツールは、任意の形状(マイクロストリップ、ストリップライン、または同一平面)で差動インピーダンスを計算するための最適なユーティリティです。フィールドソルバーユーティリティのもう1つの重要な結果は伝播遅延です。これは、高速配線中に長さ調整を強制するために使用されます。

高速回路基板のフロアプランニング

コンポーネントを高速回路基板レイアウトに配置する際の特定のルールや規格はありません。一般的に、基板の他のすべてのコンポーネントと何らかの方法でインターフェイスを取る必要があるため、最大のセントラル・プロセッサーICを基板の中央付近に配置することを推奨します。セントラルプロセッサに直接接続する小型ICは、コンポーネント間の配線を短くして直接配線できるように、セントラルICの周囲に配置することができます。その後、必要な機能を提供するために、周辺機器を基板の周囲に配置できます。

高速回路基板レイアウト
高速レイアウトは、メインコントローラーICを基盤の中央に配置し、他の高速周辺機器をその周辺に配置する場合に最も役立ちます。これが、マザーボードの中央に大きなプロセッサが配置されている理由の1つです。Altium DesignerのMiniPCプロジェクトでは、PCIe、DDR4、USB 3.0、イーサネット周辺機器が中央のFPGA、SoCの周りに配置されているため、配線はごく簡単です。

コンポーネントを配置したら、設計ツールを設定して、設計の配線を開始できます。配線が正しくないとシグナルインテグリティが損なわれる可能性があるため、これは高速回路基板設計において重要です。しかしながら、以前の手順が適切に完了していれば、シグナルインテグリティの達成がはるかに容易になります。配線中に制御されたインピーダンスを維持するために、設計内のすべての配線が正しい幅、クリアランス、および間隔で配置されるように、設計ルールにインピーダンスプロファイルを設定する必要があります。

配線、シグナルインテグリティ、パワーインテグリティ

シグナルインテグリティは、基板内の特定のインピーダンス値を設計し、レイアウトおよび配線時にそれを維持することから始まります。シグナルインテグリティを確保するためのその他の戦略には、以下が含まれます。

  • 高速信号を確保するために、コンポーネント間の配線を短くすることを目標とします
  • 内部レイヤとの間に2つのビアのみを使用するのが理想的です。ビア経由の配線を最小限に抑えるようにしてください
  • バックドリリングで超高速ライン(10G + イーサネットなど)のスタブを排除します
  • 信号の反射を防ぐために終端抵抗が必要な場合は注意してください。オンダイ終端が存在するかどうかについては、データシートを参照してください
  • 繊維の影響を避けるためにどの材料およびプロセスが役立つか製造業者に問い合わせます
  • クロストークの大まかな計算またはシミュレーションを使用して、回路基板レイアウト内のネット間の適切な間隔を決定します
  • スキューを除去するために調整構造を適用できるように、長さマッチングが必要なバスとネットのリストを保持します

これらの重要なポイントは、配線ツールの設計ルールとしてエンコードすることができます。これにより、高速設計のベストプラクティスに準拠することができます。

高速回路基板配線

高速設計のプロジェクトで設定した設計ルールにより配線する際に、インピーダンス、間隔、長さの目標を確実に達成することができます。さらに、差動ペア配線の重要なルールを配線に適用し、特に長さの不一致を最小限に抑えて、スキューを防止し、トレース間の間隔を強制して差動インピーダンス目標値を確実に達成することができます。最適な配線ツールを使用すると、トレースジオメトリの制限を設計ルールとしてエンコードして、パフォーマンスを確保できます。

高速設計における配線長のチューニング
配線長チューニングは、パラレルバス全体および差動ペアのトレース間で使用されます。これにより、時間遅延一致が保証され、レシーバ上の信号間のスキューがなくなります。

高速回路基板配線で最も重要なポイントの1つは、トレースの近くにグラウンドプレーンを配置することです。レイヤスタックは、インピーダンス制御信号に隣接するレイヤにグラウンドプレーンを配置して、一貫したインピーダンスが維持され、基板レイアウトでクリアリターンパスが定義されるように構築することが推奨されます。EMIの問題を発生させるインピーダンスの不連続性を避けるために、トレースをグラウンドプレーンのギャップまたはスプリット上に配線しないでください。グラウンドプレーンの配置は、シグナルインテグリティの確保に限定されず、パワーインテグリティと安定した電源供給の確保にも大事な役割を果たします。

パワーインテグリティ

パワーインテグリティは、高速PCB設計に幅広く関連する要素です。高速コンポーネントへの安定した電源供給を確保することは、基板設計において重要です。これは、パワーインテグリティの問題がシグナルインテグリティの問題となるためです。パワーインテグリティは、コンポーネントへの低ノイズの電力供給に重点を置きます。PCBスタックアップとPDNのレイアウトは、デジタル設計においてパワーインテグリティのレベルを決定する主な要因です。適切に行われると、パワーレールのノイズが少なく、過度発振が非常に弱い高速デジタルコンポーネントに電力が供給されます。優れたパワーインテグリティを備えた高速PCBを設計することで、低放出かつ低ノイズの電力供給を行うことができ、高速相互接続で発生する複数のSI関連の問題を排除できます。

 

高速設計およびレイアウトのための高度なツール

優れた高速PCB設計ソフトウェアは、これらの機能をすべて1つのアプリケーションに統合します。さまざまな設計上の課題を克服するために別々のワークフローを使用する必要はありません。高速PCB設計者は、シグナルインテグリティ、パワーインテグリティ、電磁両立性を確保するためにフロントエンドで多くの作業を行う必要がありますが、適切な高速レイアウトツールを使用すれば、デザインが想定どおりに動作するように設計ルールとして結果を実装できます。

より高度な基板設計ソフトウェアは、シミュレーションアプリケーションとインターフェイスを取って、業界標準の解析を実行するのに役立ちます。一部のシミュレーションプログラムは、新しいデザインでのシグナルインテグリティとパワーインテグリティの評価、および 基板レイアウトでのEMIの検証に特化しています。シミュレーションは、設計を製造に取り込む前に特定のSI/PI/EMIの問題を特定するのに役立つため、高速設計では非常に便利です。例えば、リターンパストラッキング、トレースでのインピーダンスの不連続性の特定、EMIを防ぐためのデカップリングコンデンサーの理想的な配置などがあります。

高速回路基板設計
最高の高速設計ソフトウェアで物理的なレイアウトを完成できます。

シグナルインテグリティやパワーインテグリティの維持を保証しながら、高度な高速デジタルシステムを構築する必要がある際、ルールドリブンな設計エンジンで構築された最高の高速設計とレイアウトツール群を使用します。高密度のシングルボードコンピューター、または複雑なミックスドシグナル PCBのいずれをレイアウトする必要がある場合でも、最高の基板レイアウトツールを使用すると、高速回路基板レイアウトを作成する際に柔軟性を維持できます。

回路基板設計者、レイアウトエンジニア、SI/PI設計者は、高速設計とレイアウト用にAltium Designer®の高度な設計ツールを信頼しています。設計が完了し、製造作業へ解放する準備ができたら、Altium 365®プラットフォームでプロジェクトと協働および共有することが簡単になります。

ここでは、Altium 365 と Altium Designer で何が可能か、その一部を紹介したに過ぎません。ぜひ、Altium DesignerとAltium 365をご検討ください。Altium Designerの無償評価版をを今すぐ開始しましょう。

筆者について

筆者について

Zachariah Petersonは、学界と産業界に広範な技術的経歴を持っています。PCB業界で働く前は、ポートランド州立大学で教鞭をとっていました。化学吸着ガスセンサーの研究で物理学修士号、ランダムレーザー理論と安定性に関する研究で応用物理学博士号を取得しました。科学研究の経歴は、ナノ粒子レーザー、電子および光電子半導体デバイス、環境システム、財務分析など多岐に渡っています。彼の研究成果は、いくつかの論文審査のある専門誌や会議議事録に掲載されています。また、さまざまな企業を対象に、PCB設計に関する技術系ブログ記事を何百も書いています。Zachariahは、PCB業界の他の企業と協力し、設計、および研究サービスを提供しています。IEEE Photonics Society、およびアメリカ物理学会の会員でもあります。

関連リソース

関連する技術文書

ホームに戻る
Thank you, you are now subscribed to updates.