Altium Designerでパフォーマンスベースの電気設計ルールをカスタマイズする

ECADソフトウェアで正しい電気設計ルールを決定することは、効果的な電子設計に不可欠です。正しく決定されたPCB設計ルールは、設計が製造可能であり、部品が組み立てられることを保証します。多くの電気設計ルールはPCBメーカーやIPC基準から来ていますが、電気設計ルールは製造と組み立てを超えています。PCBは、信号の電気的挙動を考慮した電気設計も必要です。重要なトレースは、信号と電力の整合性、および製造可能性を保証するために、いくつかのカスタム電気設計ルールを必要とする場合があります。

例えば、PCBには、ほとんどのルーティングが計算された許容クロストークに基づいて共通のクリアランス要件を持つ電気設計ルールがあるかもしれません。これには、すべてのノイズに非常に敏感で、したがってクロストークとノイズカップリングに関して特別な注意が必要な他のトレースのグループも含まれる場合があります。これらのノイズに敏感なトレースには、共通のクリアランス設計ルールではなく、異なる設計ルールであるより広いクリアランスが必要です。PCBのこの重要な領域を設計ルールチェック（DRC）が正確に分析するためには、これらの敏感なトレースに対してユニークなパフォーマンスベースの電気設計ルールを持つ必要があります。

Altium Designerには、特定のトレースに対してカスタム設計ルールを定義するオプションがあります。この記事では、Altium Designerのクラス機能に基づいて設計ルールを定義する私の方法の一つを説明します。クラス内のトレースを割り当て、作成されたクラスの設計ルールを設定するためのステップバイステップのワークフローを説明します。

Altium Designerにおける電気設計ルールのカスタマイズ

電気設計ルールは、回路図を設計する際に最も適切に定義されます。回路図から、特定の電気設計ルールが必要とされる重要な信号を運ぶネットを特定できます。これには、高速信号、制御されたインピーダンスが必要な信号、他のネットとの特別なクリアランスが必要な信号、または特定のクリアランスが必要なコンポーネントが含まれます。私の多くの静電容量センサー設計では、センサー信号に対して2つの異なるクリアランスルールが必要です。一つはセンサーエレクトロード用、もう一つはセンサーにルーティングされるトレース用です。

例：クリアランスの設定

信号の種類や必要な電気設計ルールに関係なく、同じ設計ルールが必要な信号のために個別のクラスを作成することで、設計ルールを最も簡単に整理できます。複数の信号グループがある場合、それぞれに独自のクラスが必要です。Altium Designerでネットクラスを作成するには、Place Directives Parameters Setを選択します。これで、信号にこのディレクティブを配置できますが、どこかに配置する前に、タブキーを押してプロパティウィンドウを開きます。そのウィンドウで、この特定のクラスのラベルを定義できます。このラベルは回路図でのみ表示されます。クラスを作成するには、プロパティウィンドウの下部からAddをクリックし、そこから下の画像に示されているようにNet Classをクリックします。

次に、パラメータウィンドウで、この新しいクラスに一意の名前を入力します。この名前は、このクラスを含む電気設計ルールを作成する際に後で表示されるので、識別しやすい名前を使用することが重要です。

これで、特定の設計ルールが必要なすべての信号にこの決定されたディレクティブを配置できます。分類された信号は、以前に決定したラベルで赤い円でマークされます。

スキーマティックをレイアウトに更新した後、レイアウト内のネットはスキーマティックで行われた分類と同じになります。すべての物理的および電気的設計ルールは、PCBルールと制約エディタダイアログで定義されます。ここで、定義したいルールを選択し、例として、電気的クリアランスルールを選択します。新しいルールを作成し、適切な名前を付けます。オブジェクトがフィールドに一致する場所で、ネットクラスを選択し、スキーマティックで定義したクラスのリストから選択します。

上記のウィンドウは、この特定のクラスに対して、選択したクラスにのみ適用されるクリアランスルールがあることを示しており、これでこのクラス内のネット間および他のすべての設計ルールとのクリアランスルールを設定できます。この場合、他のトレースに対して1 mmのクリアランスを設定し、「Where the Second Object Matches」フィールドで「All」を選択します。これにより、センシティブ信号クラスのトレースのクリアランスは、このレイアウトの他のすべての機能から少なくとも1 mm離れていなければならないことが決定されます。

この特定の設計ルールの理由は、製造可能性を考慮するか、または電気的な振る舞いを考慮するかのどちらかです。設計ルールは、両方のバランスを取るべきです。現代のPCBメーカーは、標準機能として1mmよりもはるかに小さい特徴サイズを製造できるため、この場合の電気設計ルールは、これらのネット上の信号がクロストークを介して可能な限り少ないノイズを受け取ることを保証するためだけです。

次に、同じセンシティブ信号に対する第二のクリアランスルールを決定します。つまり、この特定のネットクラスに属する信号間の最小許容クリアランスを意味します。第二の設計ルールを作成し、それに異なる名前、Sensitive signals intを付けます。最初のルールと同じ方法で「最初のオブジェクトが一致する場所」を決定し、次に「ネットクラス」を選択しますが、「第二のオブジェクトが一致する場所」のフィールドで、「Sensitive signals」クラスをリストから選択し、制約値を0.2mmに設定します。これは、Sensitive signalsクラスに属する信号の最小0.2mmのクリアランスを指定します。

優先順位の設定

これで、回路図側で定義したセンシティブ信号クラスに対して2つのクリアランスルールを定めました。設計ルールが適切に機能するためには、これらのルールの優先順位を設定する必要があります。優先順位を設定する際には、まずセンシティブ信号間のクリアランスをAltiumがチェックし、次にセンシティブ信号と他のオブジェクト間のクリアランス、最後に他の回路に対する一般的なクリアランスルールをチェックするようにします。ルールの優先順位を設定するには、左下にあるPrioritiesをクリックし、設計ルールの優先順位を変更できるウィンドウが開きます。

以下の画像は、私が重要視しているセンシティブ信号クラスのためのクリアランスルールがレイアウトにどのように影響しているかを示しています。最上部の5つのトレースは、私が回路図で定義したセンシティブ信号クラスに属しています。センシティブ信号として分類された最上部の5つのトレースとグラウンドポリゴンとの間のクリアランスは、1 mmのクリアランスルールに従っています。ポリゴンと他の信号との間のクリアランスは、0.2 mmのルールに従います。ウィンドウの下部にある5つのトレースはセンシティブ信号クラスの一部ではないため、一般的なクリアランスルールに従います。ポリゴンが注がれたとき、AltiumのDRCエンジンは自動的にポリゴン注ぎ領域をチェックし、ポリゴンに関連するすべての適切なクリアランスルールを適用しました。このルールは、以下に示されるウィンドウ全体を通じてポリゴンが定義されていたとしても適用されたことに注意してください。

同様に、センシティブ信号のための幅設計ルールを定義することができます。幅ルールを選択し、新しいルールを作成し、クリアランス設計ルールで行ったように、この幅ルールをセンシティブ信号クラスのために定めます。これで、これらのトレースの幅は厳密に0.15 mmのルールに従うことになり、この設定はセンシティブ信号クラスに属するトレースにのみそのルールを適用します。他のすべてのルーティングは、一般的な幅ルールに従います。

このルールを適用した後、設計ルール違反が発生していることがわかります。違反を解消するためには、作成したばかりの0.15mm幅ルールに従って、センシティブ信号トレースの幅を変更する必要があります。再度、下側の5つのトレースは分類された信号に属しておらず、特定の幅ルールはそれらには適用されません。

これで、回路図側で重要な信号を特定し、この情報をレイアウト側に更新し、重要な信号に対して特別なクリアランスと幅の設計ルールを定義しました。この方法は、設計ルールが一般的なルールと異なる特殊なケースに対して、実装が簡単で効率的です。ポリゴンに関しては、手動でカットオフ領域を追加するような他の方法は使用しません。また、このアプローチを使用すると、トレースに接続されたコンポーネントに対するユニークなクリアランスと、トレース自体のユニークなクリアランスを特定できます。最近、高速バスの長さのマッチングに関するAltiumのウェビナーに参加しました。このウェビナーでは、同じ原則が、回路図側で重要なトレースを類似の分類を使用して定義し、その後レイアウト設計ルールを決定することにより、差動バス信号の長さをマッチングするために使用されました。実践でどのように行うか、そしてこの記事では紹介されていないいくつかの追加のコツを学ぶために、高速バスを設計していなくても、このウェビナーを視聴することをお勧めします。

結論

通常、製造ベースの設計ルールと電気設計ルールの両方を使用します。PCBメーカーは常に、利用可能な銅の厚さごとに最小幅とクリアランスのルールを持っており、これらは設計の極端な最小限度を設定します。製造ウィンドウ内に収まることで、最高の製造収率を得ることができます。しかし、最高の性能を得るためには、電子機器の物理学に従い、複雑な電気回路が目標性能を満たすように物理法則を基本的な設計ルール、例えばクリアランス、幅、長さに変換する必要があります。これらに従うことは自明のように思えますが、PCBの複雑さが増すと、これらの要件に手動で、そして視覚的検査によって従うことは困難になり、すぐに唯一の選択肢はDRC機能を使用することになります。設計ルールを正しく決定することで、PCBのすべての場所でこれらのルールが守られていることを確認できます。

次のPCB設計でAltiumがどのようにあなたを支援できるかについてもっと知りたいですか？Altiumの専門家に相談してください.