Mobile menu
PCB設計
ホーム PCB設計

PCB設計

業界をリードする専門家によるPCB設計の最新情報をご覧ください。

Learn How Altium Supports PCB Designers
Filter
見つかりました
Sort by
役割
ソフトウェア
コンテンツタイプ
適用
フィルターをクリア
IoT製品におけるDC-DCコンバーターのEMIを抑制するためのいくつかの技術 IoT製品におけるDC-DCコンバーターのEMIを抑制するためのいくつかの技術 1 min Thought Leadership このリチウムイオンバッテリーは、安定した電力を提供するためにスイッチングレギュレータに接続されている可能性が高いです。 さまざまなソースからのIoTデバイスのEMI感受性を抑制することは、新製品が設計通りに動作することを保証する上で重要です。同様に、EMC規制に準拠させたい場合、IoT製品は不要な放射を制限するべきです。次の製品からの放射EMIのさまざまなソースの中で、デバイス自体内のEMIも信号および電力の整合性の問題を防ぐために制御されるべきです。 IoTデバイスの電源は、特にMHzスイッチング周波数で一般的に動作するスイッチングDC-DCコンバーターの場合、放射および伝導EMIの問題のあるソースになり得ます。おそらく、ボードで複数のDC-DCコンバーターを扱うことになるでしょう。これらのコンバーターからのEMIは、ノイズをフィルタリングし受信機を隔離するための重要なステップが実施されていない場合、無線受信機に干渉する可能性があります。レイアウト中にDC-DCコンバーターのEMIを減らし、IoT PCB内の他の敏感な回路を放射および伝導EMIから保護するために取ることができるいくつかの基本的な設計ステップがあります。 それはあなたのスタックアップから始まります ほとんどの信号整合性および電力整合性の問題と同様に、DC-DCコンバータのEMI削減は適切なスタックアップ設計から始まります。IoTデバイス用の機能満載のボードは、ルーティング、電源およびグラウンドプレーン、およびボード表面のコンポーネントに十分なスペースを提供するために、最小6層のボードを使用することが多いでしょう。層の数よりも、さまざまな層の配置が重要です。新しい携帯電話は、より大きなバッテリーのための追加のスペースを提供するために、すべてフレックスまたはリジッドフレックスになっています。 DC-DCコンバータ回路が表面層に配置されるため、表面層の直下にグラウンドプレーンを含め、できるだけ大きくする必要があります。これにより、表面層の他の信号に対しても、低ループインダクタンスを持つ適切な参照平面が提供されます。古いDC-DCコンバータのデータシートの中には、出力インダクタの前の出力トレースの周りのグラウンドプレーンの一部を切り取ることを推奨しているものがあります。これは、低いスイッチング周波数を使用し、より高い信号レベルで動作する古いコンバータにとっては問題ないかもしれませんが、新しいIoT/モバイルデバイスのEMIの観点からは良くありません。 内部レイヤーでは、十分な 面間キャパシタンスを提供するために、電源プレーンをグラウンドプレーンの隣に配置します。この配置は、適切に配置された デカップリングキャパシタと合わせて、電源バス上のリンギングを減少させるのに役立ちます。これにより、内部レイヤーでのストリップラインルーティングも可能になります。レイヤー配置でのシールディングを活用することに加えて、スタックアップ設計における目標は、 PDNインピーダンスを可能な限り低くすることで、リンギングからのEMIを抑制することです。 隔離 隔離には、距離とシールディングの2つの形態があります。高電流出力を持つスイッチング電源を接地された シールディング缶で隔離することは、近くの大きなループインダクタンスを持つデジタル回路で意図しないスイッチングを誘発する放射EMIを防ぐための明白な解決策です。バッテリーで動作し、電力を節約して使用しているIoT製品では、シールディング缶が必要ないかもしれません。あまり強くない伝導ノイズはフィルタリングできます（これは出力キャパシタの一つの用途です）。 代わりに、基板内の重要な機能ブロックを、異なるエリア間に接地された銅プールまたはビアフェンスで分離することができます。ビアフェンスは通常、単一の波長（通常はスイッチングレギュレータの膝周波数に対応する周波数）で 放射EMIを抑制するために最適化されていることに注意してください。無線受信機との干渉から放射EMIを抑制することが目標である場合、受信回路をコンバータから遠ざけて配置する必要があります。コンバータはいくつかの放射放出を生じるかもしれませんが、これらの放出の強度は、受信機がコンバータから遠く離れた場所にある場合、受信機で低くなります。 スマートフォンのPCBでのシールド 適切なコンポーネントを選択する DC-DCコンバータ回路のコンポーネントは、EMI抑制を提供する上で重要な役割を果たします。レギュレータのPWM信号の膝周波数よりも高い自己共振周波数（高い）を持つキャパシタを使用する必要があります。これにより、望ましい容量性インピーダンスを供給できるようになります。また、インダクタも磁場をより良く閉じ込めるために、シールドされたタイプを使用するべきです。 大手ICメーカーは、小型フォームファクターと手頃なコストで低EMI 記事を読む
CAMエディタを活用する CAMエディタを活用する 1 min Blog プリント基板CADのAltium DesignerはCAMエディタを備えており、PCBからGerber出力を実行すると、出力されたGerberデータがCAMエディタに自動的に読み込まれ、アートワークイメージが画面に表示されます。 プリント基板の製造に際して設計者は、Altium DesignerのPCBデータではなく出力されたGerberデータに対して責任を負はなくてはなりません。CAMエディタはその為に必要なチェック機能に加え、テストクーポンの追加や面付け等、製造上の要件を満たす為の多くの編集機能を備えています。 そこで、今回は、このCAMエディタの機能をいくつか紹介したいと思います。 Gerberイメージの表示 CAMエディタは、PCBエディタから出力されたGerberデータを読み込んで表示します。これにより、Gerber出力の段階で発生した過りを発見することができます。 CAMエディタでは表示する層のオン/オフや拡大/縮小が自由にででき、目視による確認が容易です。また、レポート機能などによって数値を取得して、より精密な確認を行うことができます。 デザインルールチェック CAMエディタはデザインルールチェック機能を備えています。この機能は、[解析] – [PCB デザインをチェック /修正] によって利用できます。 デザインルールチェックの設定と実行 各項目に規定値を入力し、[OK]ボタンで実行。エラーを自動的に修正する事ができる。この機能を利用する為には、[ツール] - [ネットリスト] - 記事を読む
分割プレーン—良い点、悪い点、そして醜い点 分割プレーン—良い点、悪い点、そして醜い点 1 min Blog プレーンを分割する、またはプレーンカットを行うことは、多くの矛盾する情報がある技術的な問題の一つです。パワープレーンを分割することは良いことだと言う人もいれば、グラウンドプレーンとパワープレーンの両方を分割できると言う人もいれば、パワープレーンにのみカットを入れるべきだと言う人もいれば、プレーンカットを完全に避けるべきだと言う人もいます。この記事では、分割プレーンに関する神話を暴き、それらが有用である場合とそうでない場合についての証拠を提供し、説明します。 真実、噂、誤解 上記のように、プレーンを分割する、またはプレーンカットを行うことは、多くの誤情報と混乱に悩まされるトピックエリアの一つです。以下は、トピック全体を混乱させ、製品開発者に不利益をもたらす、よくあるコメントの一部です。特に、「反分割」警告は、どこに配置すべきか、なぜそれを行うべきか、どのような害を及ぼすかについて、いくらか無作為にされていることに注意すべきです。それらには以下のようなものが含まれます： 分割されたグラウンドプレーンまたはパワープレーンを 横切る信号は望ましくありません。 スイッチングレートが高いほど、影響は悪化します。” トレースがスプリットプレーンを横切るのは、インダクタンスが増加し、リターン電流の経路が複雑になるため悪いです。 アナログ側の共通モード ノイズを減らすためにグラウンドプレーンを分割します 。 基板をアナログ部分とデジタル部分に分けて配置します。 アナログセクションを隔離する場合、スプリットプレーンが必要です。 スプリット電源プレーンを横切ることは、クロストークのリスクが増加し、EMC要件を満たさない可能性があるため、絶対に行ってはいけません。 簡単にするために、上記のすべてを否定し、それらが真実ではないと言うことができます。しかし、おそらく最も重要な教訓は、グラウンドプレーンを決して、絶対に分割してはいけないということです。もしそうすると、PDSの整合性を破壊してしまいます。 Lee Ritchey（Speeding Edgeの創設者兼社長）は次のように述べています。「自称EMIの専門家が、アナログ信号に何らかの影響を与える地面平面内の循環電流のために、グラウンドプレーンを切断することを提唱しています。ここでの考え方は、グラウンドプレーンの一部を小さな島に変えて、一か所に接続するというものです。私が見たほとんどのケースでは、誰かがグラウンドプレーン内で電流が循環しているために、何らかの魔法のような問題が存在すると仮定しています。実際には、私がグラウンドプレーンを切断した人を見たたびに、彼らは EMIの問題を作り出していました。」 したがって、グラウンド分割に関する誤ったデータをすべて排除した後、議論は電源プレーンに移り、それらを分割する正当な理由があります。それらの理由と実装方法は以下に詳述されています。 同じPCB層内の二つの電源供給設計プレーン電圧の分布 記事を読む
製造能力係数の計算 製造能力係数の計算 1 min Blog 長年にわたり、「どうやって基板の製造が可能なファブリケーターかを知ることができますか？」とよく聞かれます。まず、IPC PCQR2レポートを要求するようにと答えます。それが利用できない場合、またはそのプロセスを経る時間やお金がない場合は、製造能力係数を計算することが「次善の策」となります。 製造収率 製造能力係数（FCC）は、ファブリケーターの電気テストデータ、 初回合格率（FPY）から計算されます。これは、修理や再作業を行う前の生産収率です。PCBの収率データは通常、正規分布していません。それはガンマ分布です。これは常識です。なぜなら、通常収率が高い基板でも、生産の失敗がある場合があり、その結果の平均値と標準偏差は低い収率データを反映するからです。しかし、「 + 」の面では、収率が100％を超えることはありません。したがって、通常の平均値と標準偏差は、製造能力係数の計算において無視するいくつかの誤差を導入します。ガンマ分布の平均を計算して挿入する能力がある場合は、ぜひそれを行ってください。 製造能力 これらの要因を単一の指標である複雑性指数（CI）に集約する簡単なアルゴリズムが利用可能です。これは、私の前のブログ（10月）の方程式1で与えられています。[1] 初回合格率の計算 初回合格率の方程式は、ワイブル確率故障方程式から導出されます。 [2]この方程式は、欠陥密度によるASICの予測に通常使用される方程式のより一般的な形式であり、私の前のブログ（10月）の方程式2として提供されています。 収率計算ステップ 製造能力係数を計算するには、以下の6つのステップがあります： 1. 現在稼働中の様々なサイズと層を持つ10から15のボードの設計属性を収集します。（表1） 2. これらの選択されたボードの初回合格率情報を、少なくとも10回分収集します。（表2） 3. ボードの複雑性指数と平均収率を計算します。 記事を読む
SMPS回路設計：どのスイッチング周波数を使用するか？ SMPS回路設計：どのスイッチング周波数を使用するか？ 1 min Thought Leadership ネットワークスイッチの電源供給 電力エレクトロニクスおよびスイッチングモード電源（SMPS）の設計者は、高いスイッチング周波数を使用するとシステム内のスイッチング損失が増加する可能性があることを知っておくべきです。しかし、電源とそれに含まれるコンポーネントの小型化を推進する中で、設計者はSMPS回路設計において高いスイッチング周波数を使用することが求められます。これにより、スイッチング損失やノイズがシステム内で深刻な問題となることがあります。 ほとんどのエンジニアリングの決定と同様に、適切なスイッチング周波数を選択することは、コンポーネントのサイズを小さくする、損失を減らす、ノイズを取り除くというトレードオフのセットを伴います。これら3つを同時に達成することは難しい、または不可能です。しかし、賢いPCBレイアウトの決定を行うことで、SMPS回路における高周波数とエッジレートの必要性と、ノイズを最小限に抑える必要性とのバランスを取ることができます。 SMPS回路における周波数、損失、ノイズの最適化 SMPSがより小さなコンポーネントで動作するためには、スイッチングPWM信号を高い周波数で動作させる必要があります。出力インダクタ、キャパシタ、およびダイオードは、出力を通じてDC電力を伝達するように設計されており、スイッチングノイズ、入力電圧からの残留リップル（例えば、整流回路からのもの）、および入力に存在する可能性のある任意の不要な高調波をフィルタリングします。言い換えると、出力はある特定の帯域幅内でローパスフィルター（実際には、これはRLCバンドパスフィルターです）のように機能します。このフィルターのロールオフ周波数を定義することができます（スイッチングデジタル信号のニー周波数と混同しないでください）。 PWMスイッチングノイズが出力を通じて伝播するのを防ぐためには、PWMスイッチング周波数は回路のロールオフ周波数よりも大きくなければなりません。SMPS回路でバックまたはブーストトポロジーを使用している場合でも、出力のロールオフ周波数は出力キャパシタンスとインダクタンスに反比例します。 言い換えると、十分に高いPWMスイッチング周波数を使用すれば、SMPS回路でより小さなコンポーネントを使用できます。 バックブーストSMPS回路図 一般的に、SMPS回路におけるPWM信号の切り替え周波数が損失の主要な決定要因であり、それが熱に変換されると考えられています。高い周波数を使用する際のこの問題は正しいですが、周波数だけがMOSFETの損失を決定する唯一のパラメータではありません。実際には、SMPS回路で使用されるパワーMOSFETでは、エッジレートがSMPS回路の発熱損失の重要な決定要因です。 回路要素が理想的であるとは限りませんが、適切でない場合にそれらをそう扱いがちです。上記のMOSFETにも同じことが当てはまります。PWM信号が0Vに落ちたとき、MOSFETが完全にオフにならず、エッジレートが遅すぎると導通し続けることがあります。PWM信号のエッジレートを上げると、MOSFETは完全にサイクルされ、OFF状態での導通が少なくなります。これは、実際には切り替え周波数を高い値に設定しても、電力損失を減少させます。 高いPWM周波数と速いPWMエッジレートの組み合わせにより、SMPS回路で使用されるコンポーネントを小さくすることができます。電力損失（つまり、熱放散）が低いため、小さなヒートシンクを使用できます。しかし、高周波数のPWM信号は強く放射し、速いエッジレートは回路内で 過渡応答を引き起こします。この挙動は、MOSFETパッケージとボードレイアウトレベルでの寄生容量と寄生インダクタンスに完全に関連しています。SMPS回路が寄生インダクタンスが最小限になるようにレイアウトされていることを確認する必要があります。 賢いレイアウト選択でSMPSのノイズスパイクを減らす SMPS回路（ダウンストリームPDNを含む）の寄生インダクタンスは、SMPS回路の電圧スパイクの大きさを決定します。寄生容量もSMPS回路の電圧/電流スパイクに寄与しますが、これが支配的になるのはkVレベルで作業している場合です。寄生インダクタンスによるこの特定の電圧スパイクは、SMPSレイアウトの回路ループを占有し、コンポーネントを故障のポイントまでストレスさせる可能性があります。 高速なエッジレートを使用すると、SMPS回路に大きな過渡電流が誘導されます。 標準厚さのFR4上の比較的短いトレース（数cm）でも、約10nHの寄生インダクタンスがあります。PWM信号の急速な立ち上がりエッジと数アンペアのON電流が、数ボルトのスパイクを誘導することがあります。時間が経つにつれて、これはコンポーネントにストレスを与え、SMPSの故障につながります。 高いスイッチング周波数と速いPWMエッジレートを使用すると、このインダクターやこれらのキャパシターよりも小さいコンポーネントを使用できます。 この課題を克服することは難しい場合があり、SMPS回路の寄生成分を抽出することが必要です。これらの回路を設計する際の典型的な戦略は、機能を検証するために回路図からシミュレーションを実行し、プロトタイプを作成した後にテストを行うことです。ここで概説されたガイドラインを活用すれば、動作するデバイスを得るために必要なプロトタイピングの回数を減らすことができるでしょう。 Altium Designer®の設計ツールは、SMPS回路を設計し、製造と組み立てに持ち込むことができる強力なレイアウトを作成するのに理想的です。 記事を読む
Altium Designerにおける周波数変調シミュレーション Altium Designerにおける周波数変調シミュレーション 1 min Thought Leadership アナログ信号を扱う際には、動作中の調和歪みのような問題を防ぐために、デバイスが線形に動作していることを確認する必要があります。アナログデバイスの非線形相互作用は、クリーンなアナログ信号を歪ませる歪みを引き起こします。アナログ回路がクリップしているかどうかは、回路図やデータシートを見ただけでは明らかではないかもしれません。信号チェーンを手動で追跡する代わりに、シミュレーションツールを使用してデバイスの挙動についての洞察を得ることができます。周波数変調シミュレーションのような、正弦波信号を用いた重要なシミュレーションは、Altium Designer®のプリレイアウトシミュレーション機能を使って簡単に実行できます。 この投稿では、 以前のシミュレーションから続けて、トランジスタを含む回路にFMソースを導入します。ここでの考え方は、アナログソースを使用してデバイスが線形範囲、つまり非線形回路が線形に振る舞うのを止める入力値の範囲を確認することです。 これは、アンプ設計やトランジスタベースのアナログ集積回路の設計において非常に重要です。一般的な非線形回路やアンプ設計に関しては、以下のようなことを知る必要があります： 飽和レベルは、コンパレータ、シュミットトリガ、オペアンプ などの回路において重要です。圧縮点は、相互変調生成物が顕著になり、信号が劣化する入力電力レベルを決定します 。バイアスあり/なしのDC成分（例えば、フォトダイオードの光導電モードや光起電力モード） に対する動作モード。非線形フィルタリングは、トランジスタモデルの寄生要素や全体の回路および半導体の非線形挙動に関連します 。このシステムで重要なもう一つの点は、回路の非線形性に加えて、整流とDCバイアスです。共通コレクタ/エミッタ増幅回路では、トランジスタの電流を完全に変調するために、時間変動信号にある程度のDCバイアスが必要になることがよくあります。そして、負荷にクリーンな波形が渡されるように、必要最小限のDCバイアスを見つけることが有用です。この記事では、これを調査し、これらのシミュレーションを一般的に設定する方法を示します 周波数変調シミュレーションの始め方 前回の投稿では、NPNトランジスタを含む回路の負荷線分析について見てきました。DCスイープの結果から、コレクター-エミッター電圧が高いレベルにランプアップされると、コレクター電流が飽和し始めるのがわかります。これにより、この回路の負荷線を抽出し、しきい値電圧の変化を見ることができました。 このシミュレーションでは、正弦波FMソースをシミュレーションに取り入れ、クリッピングが発生するタイミングを調べる方法をお見せします。この周波数変調シミュレーションでは、フーリエ成分を調べ、新しい高調波が生成されるタイミングを決定できます。次に、DCバイアスを変更してシミュレーションを修正し、FM信号がクリップする方法と、関連する周波数帯域全体で線形動作につながる入力値の範囲を特定できます。 RF信号チェーン設計の重要な側面です。 前回の投稿からシミュレーション回路図を再利用しましたが、ベースに見られるDCソースを周波数変調ソースに置き換えました。このシミュレーションソース（VSFFMと名付けられています）には、 コンポーネントパネルのSimulation Generic Components.IntLibライブラリからアクセスできます。この回路図では、V_CCからトランジスタベースへの抵抗を追加して、V_FMにいくらかのDCオフセットを適用しました。この回路図を使用して、R_Bの値を調整し、V_FMに十分なDVオフセットを適用して、R_LOADにクリーンなFM信号を渡せるかどうかを確認できます。 この回路図では、基本的な考え方は、FM波を使ってトランジスタの電流を変調することです。ここでは、R_Eを電流制限抵抗として共通コレクタ構成を使用しました。しかし、共通コレクタ構成（ベースにV_FM）を使用し、R_Eを通じて出力を測定することもできます。私たちの目標は、変調された負荷電流を線形範囲に入れるためにV_CCによって供給されるベース電流を決定することです。この追加電流は基本的に負荷線を上に移動させ、V_CCが十分に大きい限りアクティブ領域に入ることに注意してください。しかし、V_FMが大きすぎると、飽和領域に戻ってしまう可能性があります。V_CCがロジックレベルで動作する場合、十分なDCオフセットを適用すれば、負荷でクリーンなFM波を得ることができると合理的に期待できます。 FM信号パラメータ 記事を読む
高電力設計用のPCBトレース幅と電流の関係表 高電力設計用のPCBトレース幅と電流の関係表 1 min Blog 銅は融点が高く強力な導体ですが、温度を低く保つための工夫が必要です。これは、温度を特定の制限内に保つために、電源レールの幅を適切にサイズ設定する必要がある箇所です。ただし、ここでは、特定のトレースを流れる電流を考慮する必要があります。電源レール、高電圧コンポーネント、および熱に敏感な基板のその他の部分を使用する場合、レイアウトで使用する必要がある電源トレース幅を、PCBトレース幅と電流の関係表を参照して決定できます。 もう1つのオプションは、IPC-2152/IPC-2221規格の計算機を使用することです。また、PCBトレース幅と電流の関係表は必ずしもすべてを網羅しているわけではないため、IPC規格の等価トレース幅と電流のグラフの読み方を知っておくと役立ちます。この記事で必要なリソースを確認します。 高電流設計で低温を保つ PCB設計と配線においてよく浮かぶ質問の1つは、任意の電流に合わせてデバイスの温度を特定の制限内に維持するため、またはその逆の状況で求められる推奨電源トレース幅を決定することです。典型的な運用上の目標は、基板の導体温度上昇を10～20°C以内に保つことです。また、高電流設計における目標は、温度上昇が必要とされる動作電流の制限内に収まるようにトレース幅と銅箔重量を調整することです。 IPCは、特定の入力電流に対するPCBトレースの温度上昇を適切にテスト・計算するための規格を開発しました。これらの規格がIPC-2221およびIPC-2152であり、どちらにもこれらのトピックに関する大量の情報が含まれています。明らかに、これらの規格が対象としているものは極めて広範で、ほとんどの設計者は、すべてのデータを解析してトレース幅と電流の関係を明確にする時間がありません。そこで、こちらで、電流と温度上昇を関連付けるのに役立ついくつかのリソースをまとめました。 トレース幅と電流の関係表（ 下記参照） トレース温度上昇用 IPC-2221計算機 トレース温度上昇用 IPC-2152計算機 以下の動画では、関連するIPC規格について概説し、予測力と適用性に関してそれらがどのように異なるかを説明しています。また、電流制限を計算するためのリソースや、特定の入力電流に対して予想されるトレース温度の上昇も示しています。 PCBトレース幅と電流の関係表 IPC 2152規格は、トレースとビアのサイズを決定する第一歩となります。これらの規格で指定されている式は、特定の温度上昇に対する電流制限を計算するための簡単なものですが、制御されたインピーダンス配線は考慮されていません。とは言え、PCBトレース幅と電流の関係表を参照することは、PCBトレース幅/断面積を決定する優れた方法です。これにより、トレースで許容される電流の上限を効果的に決定できます。これを使用して、制御されたインピーダンス配線用のトレースのサイズを決定できます。 高電流で動作する基板で温度上昇が非常に大きな値に達すると、基板の電気的特性が高温で対応する変化を示すことがあります。基板の電気的および機械的特性は温度によって変化し、基板は高温で長時間使用すると変色したり壊れやすくなったりします。そのため、私の知り合いである設計者たちは、温度上昇が10°C以内に収まるようにトレースのサイズを決めています。これを行うもう1つの理由は、特定の動作温度を考慮するのではなく、幅広い周囲温度に対応するためです。 以下のPCB電源トレース幅と電流の関係表は、銅箔重量1 オンス/平方フィートで温度上昇を10°Cに制限する多くのトレース幅と対応する電流値を示しています。PCBのトレースサイズの決定方法に関する説明は以上です。 電流 (A) 記事を読む