Mobile menu
PCB設計
ホーム PCB設計

PCB設計

業界をリードする専門家によるPCB設計の最新情報をご覧ください。

Learn How Altium Supports PCB Designers
Filter
見つかりました
Sort by
役割
ソフトウェア
コンテンツタイプ
適用
フィルターをクリア
インピーダンス配線をコントロールするためのプリプレグとコア使用の比較 インピーダンス配線をコントロールするためのプリプレグとコア使用の比較 1 min Thought Leadership 適切な層の材料で、インピーダンスをコントロールした設計をしていますか ? PCB設計のより細かい点について最初に学び始めたとき、コアは特殊な材料であるという印象を受けました。これは必ずしも真実ではありません。設計者には、要求に最も適したコア/プリプレグの配置を選択する自由があります。インピーダンス配線の制御に関して言えば、特に高周波数では、分離絶縁体としてコア層とプリプレグ層のいずれを使用するかが重要な問題になります。 それでは、どちらの層がインピーダンス配線のコントロールに最適なのでしょうか? 基板のインピーダンスをより細かく制御するには、ガラス繊維の影響を考えるに先立ち、より高い、比誘電率の均一性が必要です。また、製造後の基板の比誘電率の一貫性と予測可能性も高い必要があります。ここでは、プリプレグ層とコア層の位置を決定する際に、レイヤー構成に適した材料をどこで慎重に購入する必要があるかを説明します。 プリプレグvsコアにおけるインピーダンス コントロール コアは、厚くて硬いガラス繊維の層で、通常は層数の少ない基板の中央に配置されます。私が見た限りでは、「コア」という語を使用すると、新人設計者は文字どおり、「あらゆる設計は、基板の中心にコアがあり、その周りに他の層が組み込まれているに違いない」と受け止めます。私は、特に層数が増加するにつれて、これは必要条件ではないことを後から学びました。実際には、コアとプリプレグの層が交互にあり、中央の層は必ずしもコア層ではありません。重要なのは、コア層が配置されている場所に関係なく、レイヤー構成は対称であるという点です。 プリプレグは、製造の時点では完全には硬化していない材料で、コア層間の接着剤を形成します。最近かかわった、 板厚が標準的な1.57mmの基板を扱ったプロジェクトでは、外層にRogersのコア、内層にFR4プリプレグ/コアを使用しましたが、このタイプのハイブリッド多層板 (FR4にPTFEを積層) はよく使用されます。材料によってコストが異なるので、コストは結果を左右する要因です。したがって、低損失の積層板は、一般に高速/高周波信号を伝送する層のために予約されています。 通常、比誘電率と厚さの両方に関して、コア層はプリプレグ層よりも高い再現性を持っています。これは、コア材料がすでに銅箔と結合されているからです。これに対し、プリプレグの製造業者は原材料の比誘電率の範囲しか指定できず、アセンブリ後の比誘電率を指定していません。そのような状況が、相互接続上の信号によって参照される実効比誘電率を決定します。特殊な低損失プリプレグ積層板の中には、比誘電率が非常に幅広いバリエーション (50%以上) を持つものがあります。 シングルPly CoreかダブルPly Coreか? ガラス繊維の織り方が異なるコア材料の中には、比誘電率が大きく異なるものがあります。これは、特定のコア材料がシングルplyかダブルplyかによっても異なります。106コアと106/1080コアが完璧な例です。これらの材料の比誘電率は約10%変動しますが、既存のデザインを使って、シングルply coreとダブルply 記事を読む
インピーダンスに影響を与える伝送線路の特性 - 隠された特徴 インピーダンスに影響を与える伝送線路の特性 - 隠された特徴 1 min Blog こちらと他のいくつかの記事では、 Altiumリソースセクションで、伝送線路インピーダンスについて様々な観点から取り上げています。私は以前、 シミュレーション技術とインピーダンスの進化という記事で伝送線路インピーダンスについて取り上げましたが、インピーダンスに関して提供できる情報は尽きたかのように思われるかもしれません。しかし、実際には、いくつかの特徴は触れられただけでした。この記事では、それらの特徴とその効果、および伝送線路インピーダンスを制御するために使用される基本方程式について詳しく説明します。 インピーダンスまたは不一致の原因 以前の記事で議論されたように、表面層上の伝送線路のインピーダンスを決定する4つの主要な変数には以下が含まれます： それが通過する平面上のトレースの高さ。 トレースの幅。 トレースの厚さ。 トレースを支えるために使用される絶縁材料。 上記の4つの変数が分かれば、PCB内のどの特徴がインピーダンスに関連する影響を持つかを判断することができます。これらの特徴には以下が含まれます： 同一層内でのトレース幅の変化。これは一般にトレースネッキングと呼ばれます。 トレースネッキングは、トレースがSMD（表面実装デバイス）やトレースの幅よりも小さい直径のスルーホールなど、狭いパッドに近づくとトレース幅が減少することを指します。 トレース厚さの変化。 平面上の高さの変化。 伝送線路に沿ったスタブ。 伝送線路に沿った負荷。 コネクタの遷移。 不適切な終端。 終端のない状態。 大きな電力平面の不連続。 記事を読む
ファイバーウィーブ効果が高周波信号の整合性に与える影響 ファイバーウィーブ効果が高周波信号の整合性に与える影響 1 min Blog トレースの向きを決め、適切な織り方を選ぶことで、ファイバーウィーブ効果を補償することができます。高周波での共振に注意してください。この最新のPCB設計ブログでさらに詳しく学びましょう。 記事を読む
直交トレース配線PCB 多層PCBにおける直交トレース配線の長所と短所 1 min Blog 直交トレースルーティングの使用を制限する要因は何ですか？ほとんどの設計の質問と同様に、それは信号速度、スタックアップ、そしてPCBレイアウト内の配置に依存します。専門家であるZachariah Petersonによる最新のPCB設計ブログを読んで、さらに詳しく学びましょう。 記事を読む
アルティウムとSimberian社のパートナーシップにより成長を続ける高速設計機能 アルティウムとSimberian社のパートナーシップにより成長を続ける高速設計機能 1 min Thought Leadership アルティウム社員一同より新年のご挨拶を申し上げます! 今年最初の記事では、Simberian社の営業およびマーケティング責任者であるRoger Paje氏に、最近締結された当社との正式なパートナーシップについて、またSimberian社の高精度フィールドソルバーテクノロジーによるAltium Designerのレイヤースタック、インピーダンス、表面粗さのモデリングなどの新しい高速設計機能の導入支援についてのお話を伺います。これらの拡張機能はAltium Designer 19で初めて搭載され、Altium Designer 20で強化されました。今後はさらに多くの機能が搭載されることをご期待ください。 Judy Warner: Rogerさん、Simberian社について、そして同社でのあなたの役割についてお聞かせください。 Roger Paje: 弊社は、PCB構造、および基板のシグナルインテグリティー解析のための電磁シミュレーション ソフトウェアを開発しています。当社の使命は、技術パートナーと共に、実際の現場での測定により検証された正確な結果を技術者に提供することです。営業、およびマーケティング責任者としての私の役割は、お客様とシグナルインテグリティーコミュニティーとも協力して、設計が最初から機能するように検証できるソフトウェアを作成することです。 Warner: 最近、アルティウムとSimberian社は正式な提携を発表しました。その内容と、PCB設計者がAltium Designerで引き続き実行できることについてお話しいただけますか? Paje: アルティウムとSimberianの提携で重点的に取り組むことはただひとつ。より多くの技術者が正確なシグナルインテグリティー解析を利用できるようにすることです。これは、PCIe 記事を読む
DDR5 PCB設計と信号整合性：設計者が知っておくべきこと DDR5 PCBレイアウト、ルーティング、およびシグナルインテグリティガイドライン 1 min Blog PCB設計者 電気技術者 PCB設計者 PCB設計者 電気技術者 電気技術者 DDR5規格のリリースが2020年7月に発表されました。これは、提案された規格に従う最初のRAMモジュールの開発が発表されてから約18ヶ月後のことです。この規格では、ピーク速度が5200 MT/秒/ピンを超えることが可能であり（DDR4の3200 MT/秒/ピンと比較して）、JEDECで評価された速度は最大6400 MT/秒/ピン、チャネル帯域幅は最大300 GB/秒まで増加します。 この新世代のメモリは、8GB、16GB、32GBの容量で、技術がより商業化されるにつれて、以前の世代よりも需要が上回ると予想されます。 より高速な速度、より低い供給電圧、そしてより高いチャネル損失は、DDR5のPCBレイアウトと設計において厳格なマージンと許容誤差を生み出しますが、DDR5チャネルの信号整合性は一般的な信号整合性メトリクスを用いて評価することができます。この分野には取り上げるべきことがたくさんありますが、この記事では、DDR5における信号整合性を確保するための重要なDDR5 PCBレイアウトおよびルーティングガイドライン、およびDDR5チャネルにおける重要な信号整合性メトリクスに焦点を当てます。 DDR5アイダイアグラムとインパルス応答 DDR5チャネルの信号整合性を調べるために使用される重要なシミュレーションには、アイダイアグラムとインパルス応答の2つがあります。アイダイアグラムは、シミュレートすることも、測定することもできますし、終端されたチャネルでのインパルス応答も同様です。どちらもチャネルが単一ビットおよびビットストリームを伝送する能力を測定し、チャネルの解析モデルが因果関係の観点から評価されることを可能にします。以下の表は、これらの測定/シミュレーションから得られる重要な情報をまとめたものです。 インパルス応答 アイダイアグラム 測定内容 単一ビット応答 ビットストリームへの応答 測定から判断できること - チャネル損失 (S21) - 記事を読む
テスト容易化設計 テスト容易化設計 1 min Whitepapers 概要 プリント基板が完成するまでにかかる全コストは、ブランクPCBの製造コスト、コンポーネントのコスト、実装コスト、テストのコストのように複数の基本カテゴリーに分類できます。最後に出てきた、完成した基板をテストするのにかかるコストは、製品の合計製造コストの25%から30%を占める場合があります。 収益性を求める設計は、2つの論理的側面から生まれます。1つはDFM（Design for Manufacturability）、つまり最小の欠陥率を維持しながら可能な限り最小の製造コストで製品を開発すること、もう1つはテスト容易化設計（DFT）です。テストカバレッジを最大化し、 製造エラーおよびコンポーネント障害に関する欠陥を迅速に分離できるよう製品を設計することによって、DFTは収益性のある設計として最高のものとなります。この記事では、DFTを詳細に検討し、特にインサーキットテスト（ICT）に焦点を当てます。 DFMおよびDFTガイドライン 委託製造業者（CM）を選択する際は、必ずDFMおよびDFTのガイドラインを提出してもらう必要があります。必ず、契約を検討しているCMごとにこれらのガイドラインを入手し、目を通すようにします。複数のCMから提出されたDFMとDFTのガイドラインをレビューすることで、それぞれCMの専門的な技術、知識、能力のレベルを把握することができます。したがって、これらのガイドラインは、自社 製品の生産に最適なCMを決定する際に役立ちます。 今後に向けた計画 設計を計画するときに聞く最初の質問は次のとおりです。 1. 誰が実装をテストしますか？ 2. 機能は何ですか？ 設計を計画するときに聞く最初の質問は次のとおりです。1）誰が実装をテストしますか？ 2）機能は何ですか？DFTガイドラインは最初のレイアウトの計画で役に立ちます。しかしながら、CMに直接連絡して、知識のあるテストエンジニアと特定のニーズについて議論するのはよい考えです。テストエンジニアは機能について議論することができ、提供できるものとは異なるテスト方法論があること を気づかせてくれます。バウンダリースキャン（JTAG）、自動ICTテスト、X線断層撮影（AXI）および目視検査（マニュアルおよびマシンビジョン）の組み合わせにより、最も包括的なテストカバレッジを実現します。また、これにより製造プロセスについて即時フィードバ ックが得やすくなり、ワークフローを必要に応じて迅速に修正し、欠陥コンポーネントを特定して取り除くことができます。 次に、完成品の品質を保証するためには、どのテストカバレッジが必要かを検討する必要があります。アプリケーションと実際のコストの制約から、利用可能なテスト機能の全てを使用することが必要な場合と、そうでない場合があります。例えば、地球の周りを公転する衛星を調査する場合、可能な限りのタイプのテストを実施して、修理できない環境でも、数年にわたって完成品が確実に機能するのを保障しようとするでしょう。しかし、ミュージカルの挨拶状を作成する場合は、シンプルな必要最低限の機能テストだけになるでしょう。(※続きはPDFをダウンロードしてください) 記事を読む