Mobile menu
PCB設計
ホーム PCB設計

PCB設計

業界をリードする専門家によるPCB設計の最新情報をご覧ください。

Learn How Altium Supports PCB Designers
Filter
見つかりました
Sort by
役割
ソフトウェア
コンテンツタイプ
適用
フィルターをクリア
エンベデッド ボードアレイを使用して、PCB基板を迅速、かつ費用対効果の高い方法で製造する エンベデッド ボードアレイを使用して、PCB基板を迅速、かつ費用対効果の高い方法で製造する 1 min Whitepapers 最高の品質を持つ製品を可能な限り効率的に、効果的に製造するというのは、すべての設計者が関心を持っていることです。基板を 製造するための最も費用対効果が高い方法は、基板のパネライズ（面付け）の方法で、長年にわたって標準の方法として使用されて きました。このホワイトペーパーでは、Altium Designer®のエンベデッド ボードアレイ機能を使用して、パネライズのプロセスを迅速 に行うための手引きを紹介します。 はじめに パネルレールを使用すると、コンポーネントと基板の端との間にクリアランスが確保できるため、製造上の利点があります。パネルは これらの端を使用してコンベヤー ラインに沿って移動され、これによって基板の両面にコンポーネントを配置できます。複数の基板 を1つのパネルに集約することでも、コストを削減できます。パネライズの例を図1に示します。 全ての基板のケースには、最小PCBサイズが指定されています。多くの小さな基板を出荷時に処理、および保護するには、パネルを 使用して製造する方が安全です。BGAやQFNなど、リードを使用しない部品についてはX線検査が必要で、追加コストが必要になりま す。この追加コストは部品の数よりも基板の数に大きく影響されますが、パネライズによってこのコストを削減可能です。 パネライズの概要 適切なパネルを作成するのは、時間が必要で面倒な作業です。基板に変更を加える必要があるときはパネルを作り直す必要があり、 この作業は苦痛です。Altium Designerは、この問題を解決するためエンベデッド ボードアレイ機能を新たに搭載しました。Altium Designerでのパネライズは、ガーバー作成プロセスではありません。エンベデッド 記事を読む
ポリゴンとプレーン、どちらが良いか ポリゴンとプレーン、どちらが良いか 1 min Whitepapers 電源/GNDネット用の大きな銅箔領域を実装する方法には、ポリゴンとプレーンの2つの選択肢があります。電源ネットを実装するのにどち らの方法が良いですか、というご質問を多くいただきますが、どちらを使っても最終的な結果はほぼ同じになるため、唯一の正解というも のは存在しません。どちらの構成でも、適切な電源/GNDネットが作成できます。このホワイトペーパーでは、実際の要件に合った方法をご 自身で選んでいただくための参考として、ポリゴン構成とプレーン構成の類似点と相違点について解説します。 ポリゴン ポリゴンとは、いわゆる「銅箔（copper pour）」や「ポリゴン （polygon pour）」と呼ばれるもので、PCBの領域のうち、既存のコ ンポーネントやトレースの周りに銅を流し込み、塗りつぶした部分 のことを言います。ポリゴンは、信号層（ポジで表現される）上のみ に定義できます。配置すると、銅が追加されます。 ポリゴンがよく使用される場所は次のとおりです。 • コンポーネントや配線が存在する表面レイヤー • 配線が存在する内層の信号層と、電源専用の信号層 • コンポーネントや配線が存在しないGND ポリゴンは、ソリッドの銅箔、格子状の銅箔、または単に連続した 記事を読む
コンポーネントをルームにグループ化してレイアウトを効率的に行う方法 コンポーネントをルームにグループ化してレイアウトを効率的に行う方法 1 min Whitepapers コンポーネントの配置とトレースを適切に管理するための鍵となるのは、オブジェクトを別々に修正するよりも、各種の技法を使用してオブジェクトをグループ化することです。多くのユーザーは、コンポーネントを別々に基板レイアウトに配置することを嫌がります。このホワイトペ ーパーでは、PCB設計ツールのAltium Designer®を使用することでレイアウト管理がどのように簡単になり、時間を節約でき、プロジェクトの納期を守れるよう になるかについて詳しく解説します。 はじめに コンポーネントとトレースが適切に整理されていないと、コンポーネントのレイアウトが非常に面倒になる場合があります。設計レイアウトを管理するための最も一般的な方法は、ルームを使用することです。ルームを使用すると、コンポーネントの配置をより的確に管理でき、コンポーネントがどこから来たものかを簡単に特定できます。この点については、以下で詳しく説明します。 配線が行われておらず、たくさんのコンポーネントが使用されていれば、複雑な回路の接続は苦痛に満ちたものとなります。レイアウト全体にコネクションラインを作成するために多くのリソースが消費され、システムの性能が大幅に低下し、コンポーネントの配置は遥かに難しくなります。 ルームの使用 ルームは一般に、デザインを回路図からPCBエディタに移すときに使用され、各ルームは、それぞれ回路図シートごとに定義されていま す。コンポーネントは各シート上にコンポーネントクラスとして定義されており、生成方法はプロジェクトの構成により定義されます。例えば、 プロジェクトに5種類のシートがあり、それぞれに特定のコンポーネントが含まれている場合です（ここでは、フラット設計と階層設計につい ては考慮しないものとします）。回路図がプロジェクトのPCBレイアウトに送られたとき、PCBレイアウトには、図1のように、シートで定義され たルームと、使用されている対応コンポーネントがそれぞれ含まれます。ECO生成後に、ルーム内に配置されていないコンポーネントについては、それらのコンポーネントに手作業でルームを定義するか、新しいルームにコンポーネントをドラッグできます。 ルームの便利な点は、ルーム定義の設定によりルームとコンポーネントをロックできることです。図2のようにコンポーネントをルーム内にロックすると、 マウスを1回ドラッグしてルームの位置を変更するだけで、割り当てられた全 てのコンポーネントも一緒に移動できます。その後でロックを使用するとル ームを固定できます。これにより、オブジェクトを個別に移動したり、オブジェクトのグループを選択したりする面倒な手作業は不要になります。もちろん、 コンポーネントをロック解除して別々に位置を変更することも可能で、オブジェクトを1つだけ変更する必要がある場合にも柔軟に対応できます。 (※続きはPDFをダウンロードしてください) 今すぐ 記事を読む
フットプリント ライブラリでの3Dコンポーネント外形の作成 フットプリント ライブラリでの3Dコンポーネント外形の作成 1 min Whitepapers はじめに 今日のPCB設計プロセスでは、機構設計のワークフローを電気設計ツールに統合できることが必要です。不正確な設計データをECADとMCADの間で転送すると、双方の設計チームが不満を持つだけでなく、PCBを最終的なアセンブリに収納するために必要な再設計の回数が大幅に増加することになります。そして、電気設計ツールの実際の3D能力がどのようなものであっても、正確なコンポーネントの3Dモデル情報がなければ、機構的なクリ アランスを正確に分析できません。 3Dモデルがどの程度対応されているかは、EDA環境ごとに異なります。一部のEDA環境では3Dモデルが対応されていないため、全ての機構的な情報をMCADツールから供給する必要があります。また、DXFやIDFのような時代遅れの方法で情報を交換する環境もあります。PCB設計ツールのAltium Designerは埋め込みSTEPモデルを対応しており、正確なモデル化情報をMCADの部門に渡せるだけでなく、ECADツールで直接、使用するこ ともできます。 STEPモデルの入手と埋め込みは、ホワイトペーパー「フットプリントへの3D STEPモデルの埋め込み」で詳しく説明されているように、ごく簡単なプロセスです。ただし、STEPモデルを使用できない、または単に使用が望ましくない場合もあります。例えば、社内にMCAD部門が存在しない場合や、3D MCADツールを保有していない可能性がある場合。または、組織でいかなる種類でも外部ソースから入手されたCADデータの使用が認められていないため、モデルをダウンロードできない場合や、他のセキュリティ上の制限から、インターネットへのアクセスが一切禁止されていることもあるでし ょう。 幸い、Altium Designerではツール内で直接、コンポーネントの機構的な詳細を作成する方法が用意されています。フットプリントライブラリ （.PcbLib）自体で行うのが理想的ですが、1回だけなら基板レベル（.PcbDoc）でも適切に行えます。このホワイトペーパーでは、3Dモデルを作成する 方法について説明し、共通コンポーネントを作成するためのヒントを紹介します。 内部的な3Dモデルタイプ Altium Designerでは、機構モデルを作成するために、押し出し、円筒、球形の3種類の基本的な3D形状が用意されています。それぞれは単独でも、他の形状と組み合わせて使用することもできます。最も一般的に使用されるのは、押し出しモデルでしょう。押し出しモデルを作成するには、任意の多角形を描画してから、高さの値を指定します。形状は、その高さまで上方（または、下方）に押し出されます。 円筒、および球形のタイプは説明不要でしょう。円筒の半径、高さ、回転の値を入力すると、それに応じた形状がシステムにより描画されます。球形は、 半径のみで十分です。これらの単純な形状を使用して、単純なものから、驚くほど複雑なものまで、広範な種類の表面実装およびスルーホールのコンポーネントを作成できます。 モデルの作成 記事を読む
OnTrackニュースレター: クラウドベースのPCB設計、RFおよび設計上のヒント OnTrackニュースレター: クラウドベースのPCB設計、RFおよび設計上のヒント 1 min OnTrack OnTrackニュースレター 2019年12月 第3巻第7号 Altium 365: クラウド対応電子機器実現の最先端 このインタビューでは、アルティウムのチーフソフトウェア設計者であるLeigh Gawneに、 Altium 365およびクラウド対応電子機器の実現が設計技術者と業界全体に与える影響について考えを聞きました（2019年開催のPCB設計サミット「AltiumLive 2019 San Diego」で、Leigh Gawneがチームと共同でAltium 365を使って基板を設計しました。その様子を こちら）からご覧いただけます。 記事を読む RFおよびマイクロ波回路用PCB設計入門ガイド - 基礎と資料 記事を読む
高速配線のための高度なPCBガイドライン 高速配線のための高度なPCBガイドライン 1 min Thought Leadership これらの高速配線ガイドラインを使用して、高度なPCB用のこの先進的なボードを作成できます 新しい設計はますます高速化しており、PCIe 5.0は32 Gb/sに達し、PAM4は信号の整合性と速度を限界まで押し上げています。適切なインターコネクト設計は、高度なデバイスの低ノイズマージン、完璧な電力安定性要件などを考慮し、信号が適切に受信されることを確実にする必要があります。 高度なデバイスが低い信号レベルで動作するため、高速配線ガイドラインは、インターコネクト全体でのインピーダンス不連続による信号損失、歪み、反射を防ぐことに焦点を当てています。特に多レベル信号を使用する場合、超高速信号には、ここで提示されたすべての高速設計ガイドラインを真剣に考慮し、実践に移す必要があります。 重要な高速配線ガイドライン 高速がサブナノ秒領域に達する場合、特に新しいPCIe世代で、高速ネットワーキング機器をサポートするために、どの設計者もいくつかの基本的な高速PCB配線ガイドラインを心に留めておくべきです。新しいデバイスが引き続き速度制限を破るため、アプリケーションを満足させるためにいくつかを選択するのではなく、これらのガイドラインすべてを念頭に置く必要があるでしょう。 制御インピーダンスルーティングと電力整合性のためのスタックアップ 信号整合性だけでなく、電力整合性にとっても、スタックアップは重要です。同様に、信号帯域が10GHz台にまで拡大する場合、特に多レベル信号方式（例えば、400GネットワーキングのPAM4）を使用する場合、インターコネクトの インピーダンスを制御する必要があります。これは、適切な終端とマッチングを確保するためです。また、リンギング（つまり、過渡応答を臨界的に減衰させる）を最小限に抑えるためにトレースのサイズを適切に設定しながら、 インピーダンスを一定に保つ必要があります。これには、入念なスタックアップエンジニアリングとインターコネクト設計が必要です。 差動ペアルーティングと長さのマッチング 共通モードノイズが信号整合性における主要な問題であるため、制御インピーダンスルーティングの一環として、差動ペアの長さ全体にわたって十分な結合を確保する必要があります。これには、 差動ペアの長さに沿った位相マッチングも必要です。可能な限り、結合領域は直接レシーバーに伸び、結合されていない領域はドライバーに限定され、長さがマッチしている必要があります。これにより、共通モードノイズは完全に位相が揃っていると見なされ、レシーバーで完全に抑制されます。 適切な基板材料を選択する 高速立ち上がり時間が求められる場合、低損失正接とフラットな分散特性を持つ基板材料を見つける必要があります。ここで分散は非常に重要であり、インターコネクトの長さに沿ってインピーダンスと伝搬定数が連続的に変化することを引き起こします。まず、分散は電磁パルス（すなわち、デジタル信号）が伝播するにつれて広がる原因となります。第二に、強い分散の 存在下では、信号の立ち上がりエッジで見られるインピーダンスが、立ち下がりエッジで見られるインピーダンスと一致しないため、強い歪みが生じます。関連する帯域幅で誘電率がフラットであることを確認する必要がありますが、これは12 GbpsでのPAM4では簡単に30 GHzに及ぶことがあります。 短いトレースとバックドリリング 記事を読む
ヒートシンクからのEMIとその対策方法 コンデンサのヒートシンクからのEMIとその対策方法 1 min Thought Leadership 適切なヒートシンクを選択することで、システムを冷却し、EMIを防ぐことができます. 明らかではないかもしれませんが、また、ほとんどの設計者がチェックするとは思わないかもしれませんが、ヒートシンクはスイッチング要素に接続されている場合、EMIを発生させることがあります。これは電源設計における一般的な問題であり、特にヒートシンクが高電流を引き出し、高周波でスイッチングするコンポーネントと接触する場合に発生します。ヒートシンクからのEMIを減らすには、導電部分と放射部分のバランスを取る必要があり、これを行うためのいくつかの簡単な設計手順があります。 ヒートシンクと寄生容量からのEMI ほとんどの設計者が基板上のコンポーネント用に ヒートシンクを選択することを考えるとき、彼らはおそらく単にメーカーの推奨に従うだけです。彼らはメーカーが推奨するサイズと同様のヒートシンクを使用するかもしれませんが、熱伝導率が高い材料で作られたものを選ぶかもしれません。設計者の中には、 アクティブ冷却対策、例えば冷却ファン、または（極端な場合には）液体冷却や蒸発冷却を選択する人もいます。これらの対策は、特にメーカーが必要なヒートシンクと組み立てガイドラインを提供している場合、標準化されたコンポーネントを使用する際に適切です。 CPUの速度が1 GHzを超えて以来、ヒートシンクからの放射および導電EMIがより目立つようになりましたが、これは電力電子およびコンピュータシステム業界外の多くの設計者には気づかれなかった可能性があります。今日では、一般的にヒートシンクは単に接地されるべきであり、これがEMIの問題を解決するとされています。実際には、これだけでは問題を完全に解決するわけではなく、問題を解決するには寄生容量を管理する必要があります。 EMIの両方のタイプは、スイッチングICと近くのヒートシンクとの間の寄生容量結合によって生じます。スイッチングトランジスタを持つ集積回路の構造を調べると、チップパッケージと任意の 熱伝導ペーストやインターフェース材料がキャパシタの絶縁領域を形成しているのがすぐにわかります。この寄生容量がヒートシンクに共通モード電流を誘導する責任があります。 MOSFETに垂直ヒートシンクが接着された例。 次に何が起こるかは、ヒートシンクが接地されているかどうかによります。ヒートシンクが接地されていない場合、ヒートシンクとチップは容量結合電流の地面への容易な戻り道がないため、放射されたEMIの源として機能します。電流はヒートシンク内の複数の電磁共鳴を励起し、高電流と強い放射を持つヒートシンク内の一連の領域を作り出します。これは、ヒートシンクが通常デフォルトで接地される理由の一つです。しかし、ヒートシンクに誘導された強い電流が地面に向けて偏向されると、 グラウンドリターンパスに応じて、近くの回路で伝導EMIの源を作り出す可能性があります。 なぜヒートシンクからの放射または伝導EMIがより頻繁に対処されないのでしょうか？その理由はいくつかあります。通常、ヒートシンクからのEMIが顕著になるのは以下の二つの場合です： スイッチング時の高電流。 これは、大きなスイッチングレギュレータで大型トランジスタがスイッチングする電力電子工学における一つの問題です。より短い時間でより高い電圧にスイッチングすると、ヒートシンク内のより大きな変位電流が生成されます。 プロセッサの高速スイッチング。 より高速に動作するプロセッサは、ヒートシンク内に大きな変位電流を簡単に生成することができます。また、ヒートシンク内の高周波共鳴を容易に励起することもできます。 どちらの場合も、高電圧/電流のスイッチング電源を設計する際には、ヒートシンクへの容量結合を考慮する必要があります。他のアプリケーションには、低電圧で動作するデバイスのGPUやCPUのためのVRMが含まれます。 ヒートシンクからの伝導および放射EMIのバランス 記事を読む