Mobile menu
PCBレイアウト
ホーム PCBレイアウト

PCBレイアウト

高品質なPCBレイアウトでは、高密度な配線、低EMI、機械的制約を考慮した部品配置を行います。Altium DesignerでのPCBレイアウトの方法やヒントをライブラリのリソースでご覧ください。

回路図からPCBレイアウトを作成する方法 PCB Design and Development Top 5 PCB Design Rules Altium DesignerでPCBレイアウトをする方法 PCB Layout and Placement Guidelines PCB Component Placement (Webinar) Rules-Based Component Placement Enterprise PCB Layout Capabilities Design Rules Available for PCB Layout in Altium
Filter
見つかりました
Sort by
役割
ソフトウェア
コンテンツタイプ
適用
フィルターをクリア
ブラインドビアとバリードビアとは何か、そしてどのように使用されるのか？ ブラインドビアとバリードビアとは何か、そしてどのように使用されるのか？ 1 min Blog 私の以前の記事 のいくつかや他の多くの公開文書で指摘されているように、コンポーネントのリードピッチはますます細かくなり、小型フォームファクターのデバイスが今日開発されている製品（携帯電話など）の大部分を占めるようになってきました。 これらの 混雑したPCBの両面にコンポーネントを接続する方法は、製品開発チームが最初に考慮すべき要因の一つであるべきです。通常、この接続プロセスはブラインドビアとバリードビアの使用を通じて行われます。この記事では、使用されるビアの各種類、その応用と利点、およびその短所について説明します。 いくつかの基本と起源の歴史—ブラインドビア まず、ビアの起源に少し踏み込み、それらがどのように使用されるかを理解することが役立ちます。ビアは、PCBの一方の面から他方の面、または内層に信号を通すために、穿孔されメッキされた穴です。ビアは、コンポーネントのリードを信号トレースやプレーンに接続したり、信号が信号層を変更するのを許可するために使用できます。ビアがPCBを通り抜ける場合、それはスルーホールビアまたはスルービアと呼ばれます。 図1. 様々なタイプのビア ブラインドビア ビアがPCBの一方の面から始まり、完全に通り抜けない場合、それはブラインドビアと呼ばれます。ブラインドビアの4つのタイプは以下の通りです： フォト定義ブラインドビア。 シーケンシャルラミネーションブラインドビア。 制御深度ブラインドビア。 レーザードリルブラインドビア。 これらのタイプは以下で詳しく説明されています。 フォト定義ブラインドビア：フォト定義ビアは、フォトセンシティブ樹脂のシートをコアに積層して作成されます（このコアは、電源プレーンやいくつかの埋め込み信号層を含む積層層で構成されています）。フォトセンシティブ材料の層は、穴を作成する領域を覆うパターンで覆われ、その後、PCB上の残りの材料を硬化させる波長の光にさらされます。これに続いて、PCBはエッチング溶液に浸され、穴の中の材料が除去されます。これにより、次の層へのパスが作成されます。エッチングプロセスの後、穴とPCBの外表面に銅がめっきされ、PCBの外層が作成されます。この操作は通常、PCBの両側で同時に行われ、両側に層が追加されます。 フォト定義ビアは、多層有機BGA（ボールグリッドアレイ）パッケージや携帯電話のPCBを作成するために一般的に使用されます。それらを使用する利点は、数千のブラインドビアを作成するコストが、たった一つを作成するコストと同じであることです。少数のブラインドビアのみが必要な場合、その使用はコストの不利益となります。 TRANSLATE: シーケンシャル・ラミネーション・ブラインド・ビア：シーケンシャル・ラミネート・ブラインド・ビアは、非常に薄いラミネート片を二層PCBを作成するために必要な全工程を経て処理することで作成されます。ラミネートはドリルで穴を開け、めっきされ、エッチングされて、ボードの第2層を形成する側の特徴を定義します。もう一方の側は固体の銅シートのまま残され、完成したPCBの第1層を形成します。このサブアセンブリは、PCBの他の全層とともにラミネートされます。その結果得られた組み合わせたラミネーションは、多層PCBの外層を作成するために必要な全工程を経て処理されます。シーケンシャル・ラミネーション・ブラインド・ビアは、多くの初期の携帯電話PCBの作成に使用されました。これは、追加のプロセスステップが必要であり、ドリル、エッチング、めっき操作を通じて非常に薄いラミネートを取り扱う際の歩留まり損失が関連しているため、ブラインド・ビアを形成する最も高価な方法です。その結果、ブラインド・ビアが必要な場合には最後の手段として考慮されるべきです。 制御深さドリルブラインドビア：図1からわかるように、制御深さのブラインドビアはスルーホールビアと同じ方法で作成されます。ここでは、ドリルがPCBを部分的にしか貫通しないように設定されます。アートワークの設計者は、ドリルによって貫通される第2層にパッドを配置します。ドリル穴の下にドリル穴と接触する可能性のある特徴がないように注意が払われます。銅は、スルーホールビアの銅がめっきされるのと同時に、ドリル穴にもめっきされます。 記事を読む
基板レイアウト再利用時のコンポーネントライブラリエラーの解決 基板レイアウト再利用時のコンポーネントライブラリエラーの解決 1 min Thought Leadership 適切なPCBデザインパッケージを利用すると こうした古い携帯電話のレイアウトを再利用することもできます 最近、新しいパソコンを購入しました。古いハードドライブのデータが「魔法にかかったように」壊れはじめたせいです。新しいパソコンに入り込んでデータを移し替えると、昔のデータを再利用できなくなるのではないかと不安になりました。テキストファイルや画像のような単純なものなら、問題はありません。ファイルをすぐに開き直して再利用できます。PCB設計データを利用すれば、古いレイアウトを新しいプロジェクトで当たり前のように再利用したくなるかもしれません。場合によっては、地球の反対側のユーザーと設計を共有し、プロジェクト内のすべてのデータにアクセスできるようにしたいと考える可能性もあります。 この場合、 Altium Designerの新しいバージョンで以前の設計データを利用できるようにするために、注意すべきことがあります。Altium Designerのライブラリ管理機能を使用すれば、古い設計データを新しいプロジェクトに簡単にインポートし、新しい設計で使用することができます。Altium Designerで古いデータを再利用する方法について、いくつか見ていきましょう。 古いレイアウトの再利用 古い基板レイアウトを新しいプロジェクトで再利用する方法はいくつかあります。回路図および基板レイアウトはライブラリのコンポーネントデータに依存するため、設計データがこのデータに適した位置を指していることを確認する必要があります。例として、Altium Designer 19で作成した回路図およびレイアウトを見てみましょう。このレイアウトと回路図には、「Miscellaneous Devices」ライブラリ(Altium Designerに付属している)の100pFコンデンサーと、ATMega328Pマイクロコントローラーが含まれています。マイクロコントローラー用の統合ライブラリは、インターネットからダウンロードしたコンポーネント データから作成しました。 回路図と基板レイアウトは独自のプロジェクトで作成されたもので、回路図ファイルとレイアウトファイルはローカルハードドライブに保存されています。これらのファイルを別の設計者に転送するシミュレーションを行うため、私は新しいプロジェクトを作成し、Altium Designerの[Components] パネルからATMega328Pマイクロコントローラーライブラリをアンインストールし、コンピューターから統合ライブラリファイルを削除しました。 回路図ファイルと基板レイアウトファイルを新しいプロジェクトで開くだけの場合は、フットプリント シンボルと回路図シンボルを表示できますが、コンポーネントのデータにアクセスすることはできません。コンポーネントのプロパティ(PCBエディターの 記事を読む
RF PCBで位相同期ループICをレイアウトする方法 RF PCBで位相同期ループICをレイアウトする方法 1 min Thought Leadership 通信システム、無線システム、および周波数合成が必要なその他のRFデバイスの一部として、位相同期ループはPCB設計において重要な役割を果たします。高周波トランシーバーや高速デジタルデバイスには、安定した内部制御可能なクロック信号を提供する統合VCOレイアウトとともに、統合された位相同期ループが含まれています。しかし、一部のPLL ICは、パッケージ内に統合VCOレイアウトを含む、個別のICとして利用可能です。合計すると、PLLはRF PCB設計において、復調、位相ノイズの除去、周波数合成におけるクリーンな波形の提供など、いくつかの重要なタスクを可能にします。 PCB内の位相同期ループは、他のRF PCBと同様に、寄生効果の影響を受ける可能性があり、設計者は個別の位相同期ループを使用している場合、賢明なレイアウト選択を行うべきです。 位相同期ループの使用目的は何ですか？ 位相同期ループには、アナログ（RF）システムや、ボード全体で正確なクロックおよび信号同期が必要なシステムにおいて、いくつかの重要な機能があります。ここでは、位相同期ループの基本的な機能と、それらがRF PCBにおいて重要である理由をいくつか紹介します。 フェーズノイズの除去：フェーズロックループは、電圧制御発振器（VCO）によって提供される基準と同期することで、基準信号からフェーズノイズを除去するためにも使用できます。過去には、これらのタスクにいくつかの別々のコンポーネントを使用していましたが、現在のフェーズロックループはVCOのレイアウトをICに統合しています。 周波数合成：アナログまたはデジタルのフェーズロックループは、ある基準よりも高いまたは低い周波数での周波数合成にも使用できます。デジタル合成の観点からは、フェーズロックループを使用してデジタルパルスの繰り返し率を減少または増加させることができます。どちらの場合も、商用および実験用のフェーズロックループでGHzの10倍の振動/繰り返し率に達することができ、多くのRFアプリケーションをサポートできます。 FM信号の復調：フェーズロックループにFM信号が供給されると、VCOはその瞬時周波数を追跡します。ループフィルターステージ（下記参照）からの誤差電圧出力、つまりVCOを制御するものは、復調されたFM出力と等しくなります。 低速/低周波数では、特定のドライバーの位相ノイズは通常、それを補償するために位相同期ループを利用する必要がないほど低いです。主な原因は、PCBレイアウトレベルで修正できる他の問題によるものです。 位相同期ループの各コンポーネントの役割 位相同期ループは、アナログアプリケーションではVCOからの負のフィードバックを使用し、デジタルアプリケーションでは数値制御オシレータ（NCO）を使用します。アナログアプリケーションでは、VCOまたはNCOからの出力周波数は、それぞれ入力電圧またはデジタル入力に依存します。いずれの場合も、PLLからの出力は、参照入力信号との位相差に比例します。位相差（そして出力）が時間とともに変化しない場合、その二つの信号は同じ周波数でロックされます。 RFシステムでは、アナログVCOからの出力は入力電圧に依存するため、参照 クロック信号を変調するのに役立ちます。位相同期ループ内では、VCOはループフィルターを使用して特定の参照に効果的にロックします。アナログ位相同期ループでは、ループフィルターが所望の参照信号にロックするまでに時間がかかります（約100 nsに達します）。 ループフィルターからの出力は、位相同期ループ内でも特別な位置を占めます。VCOを使用して所望のキャリア信号にロックする場合、周波数または位相変調信号は通常、位相同期ループのロック時間よりもはるかに速い速度で変調されます。この場合、ループフィルターは、参照とVCO信号の瞬時位相差に比例するエラー信号を出力します。変調された参照信号がキャリアとして位相同期ループに入力されると、このエラー信号は実際に復調された信号です。 位相同期ループのブロック図 位相同期ループのためのPCBレイアウト 記事を読む
PCB設計におけるEMI/EMC基準の達成 PCB EMI/EMC ガイドライン：あなたの設計でEMI/EMC基準を満たす 1 min Blog もし、携帯電話を2台並べたら、突然どちらも正常に動かなくなったらどうでしょう？幸いにも、このようなことは起こりません。なぜなら、設計者や製造業者が、これらのデバイスが導電性および放射性の電磁干渉（EMI）に関するEMC基準に準拠するように、真剣な努力をしているからです。どのデバイスも、市場に出る前にEMC基準を満たしている必要があります。 これは複雑に聞こえるかもしれませんが、次のデバイスがEMCテストに合格するのを助けるための、いくつかのシンプルな設計戦略があります。さまざまなEMC基準団体とその仕様を知ることから始めるのが良いでしょう。 PCB設計のためのEMC/EMI基準 EMC基準は、規制基準と業界基準の2つの広いカテゴリーに分かれます。あなたの設計のための規制基準は、製品を市場に出して販売したい場所（必ずしもそれが設計されたり製造されたりする場所ではない）に依存します。最初のEMC基準のいくつかは、1979年にアメリカ合衆国連邦通信委員会によって確立されました。その後、ヨーロッパ共同体が独自のEMC基準を定義し、これが将来の欧州連合基準の基礎となり、現在はEMC指令として知られています - 正式には欧州議会の電磁両立性（EMC）指令2014/30/EUと命名されています（ こちらからヨーロッパの基準を見ることができます）。 業界標準への適合は、法的な問題だけでなく、特定の環境やアプリケーション領域で展開される電子機器の一貫性と相互運用性を保証するための業界固有の問題でもあります。効果的に、業界のEMC標準は、製造、組立、性能などの他の業界標準と同じ役割を果たします。EMC要件を定義する主要な業界標準機関および規制機関には、 米国連邦通信委員会（FCC） 米国連邦航空局（FAA） アンダーライター・ラボラトリーズ（UL） アメリカ無線技術委員会（RTCA） 国際電気標準会議（IEC）、通じて国際特別無線障害委員会（CISPR） 国際標準化機構（ISO） 自動車技術者協会（SAE） 電気電子技術者協会（IEEE） 米国軍を通じてのMIL-STD標準セット IECおよびCISPRの標準はヨーロッパでより人気がありますが、IEEEの標準は米国でより人気があります。特に、IEEEの標準はアンテナ校正試験の基礎を形成します。MIL-STDのEMC要件は、世界で最も厳格な標準の中の一つであり、電子機器の商業セクターに適応される最初の標準のいくつかでした。 EMC標準に準拠するための広範な要件 企業が非準拠のデバイスや製品をリリースした場合、警告を受けるか、 記事を読む
最新のPCBレイアウトの課題の解決方法 最新のPCBレイアウトの課題の解決方法 1 min Whitepapers PCB設計者 PCB設計者 PCB設計者 はじめに 「ママ、子供たちを小さくしちゃったよ」、「世界って小さいんだね」。ディズニーファンにはおなじみのフレーズです。しかし、これらのフレーズを使って、プリント基板(PCB)設計の継続的な小型化を同様に簡単に表現できます(図1)。以下の統計を考えてください。 過去10年間で平方インチ当たりのピン数が3倍になった一方で、基板面積は比較的一定に維持されました。 15年間で、部品1個当たりの平均ピン数が4 ～ 5分の1に減った一方で、平均部品点数が4倍になりました。 設計のピン数は3倍になり、ピン間の接続数は倍増しました。 その結果、部品と最終製品が小さくなるにつれて、PCBレイアウトはより高密度かつ複雑になりました。PCBの小型化と複雑性がともに高まることで、全ての部品を調和させ確実に動作させる責任があるPCB設計者は複数の課題に直面しています。ある調査では、エレクトロニクス企業の53%が、最も競争力のある製品を低コストでより迅速に市場に投入しようとする際にPCBの複雑性が増大することが主な課題であると回答しま した。PCBレイアウトの最も一般的な課題の一部を以下に示します。 多ピンボールグリッドアレイ(BGA)の配線 小さく不規則な形状の製品に適合するフレキシブルPCBの設計 層数を増加させることなくPCBレイアウト密度を高めること 複雑な多層PCB設計における電圧降下の回避 効果的なECAD-MCAD統合と製造業者とのよりよいコミュニケーションの確保 高密度で複雑なPCB上に十分なテストポイントを備えること これらの課題は全て、最先端の統合PCBレイアウトソフトウェアによって軽減できます。 BGAの配線の課題を解決 BGAは、多ピン超高密度のPCBと集積回路(IC)のパッケージ化のための一般的な手法です。PCB設計者がBGAを選択するのは、小型化および機能要件を満たすのに必要な柔軟性を備えていながら、コスト効率を高めることができるためです。問題は、ピン数が増えピッチが細かくなるにしたがって、「BGAブレークアウト」(BGAの配線)がさらに難しくなるということです。非効率的な配線は層数を増加させ、ひいてはコストを押し上 げ、シグナルインテグリティの問題、層間剥離、ビアのアスペクト比の問題を発生させる場合があります。(※続きはPDFをダウンロードしてください) 今すぐ 記事を読む
PCIeレイアウトと配線のガイドライン PCIeレイアウトと配線のガイドライン 1 min Blog 子供の頃、コンピューターの筐体を開き、マザーボードに搭載された複雑なカードスロット、チップ、その他電子部品を見ると、製作者がどうやってこの部品すべてを正しく配置できたのか、不思議に思っていました。後にコンピューター・アーキテクチャーと周辺機器のPCB設計について学ぶと、私はPCB設計者が優れた電子機器を構築するために注いでいる労力に驚嘆しました。 最新のGPU、USB、オーディオ、およびネットワークカードはすべて同じ相互接続規格である、PCI Expressの背面で実行できます。PCIeデバイスの高速PCB設計に慣れていない場合は、PCI-SIG (Peripheral Component Interconnect Special Interest Group) から標準ドキュメントを購入しない限り、このトピックに関する情報が少し断片的になります。幸いなことに、基本仕様は実用的な設計ルールに分割できるため、適切なPCB設計ソフトウェアを使用して次のPCIeデバイスを簡単にレイアウトおよび配線できます。 他の高速設計/デザインと同様に、配線仕様に関する標準規格に盲目的に従っても、設計/デザインが意図したとおりに動作することは保証されません。プロトタイプの設計では徹底的にテストして、シグナルインテグリティーの問題が設計内に潜んでいないことを確認する必要があります。インピーダンスや配線長などの点ですべてを適切な配線仕様に合わせて設計したとしても、レイアウトの選択が不適切なために設計が失敗する可能性は依然としてあります。各世代のPCIe仕様にはテスト要件も含まれており、これは PCI-SIG Webサイトで公開されています。ここではテストには立ち入りませんが、このまま読み続けて、規格の内容と、新しい PCIe 世代に最適に準拠するようにPCIeカードを設計する方法の簡単な概要を確認してください。 配線仕様 現在、PCIeの仕様を統括する業界の作業グループであるPCI-SIGが、PCIeの5つの世代をリリースしています。 PCIe Gen 5は今年リリースされ、PCIe 記事を読む
過去と未来の技術、プリントエレクトロニクス プリントエレクトロニクス：過去と未来の技術 1 min Blog PCB設計者 電気技術者 機械エンジニア PCB設計者 PCB設計者 電気技術者 電気技術者 機械エンジニア 機械エンジニア プリントエレクトロニクス（PE）は、新しく急速に成長している相互接続ビジネスです。その起源は、家電製品用のプリントフレキシブルキーボードや、派手な雑誌や文献での技術の拡大にあります。PEの皮肉な点は、この技術が恐らく第二次世界大戦中に最初に使用され、すべてのプリント回路がその起源をPEに負っていることです。 アプリケーション PEについて最もエキサイティングなことは、それが開く新しいアプリケーションと市場の全てです。図1には、現在PE開発者によって追求されている市場のうちの10つが示されています。これらの市場の大多数において、アプリケーションは短命であり、実際のPE基板は使い捨て可能です。フレキシブルキーボード、プリントグルコースセンサー、プリントRFIDタグなど、いくつかのアプリケーションは既に確立されています。一方で、プリントバッテリーと電気泳動電解質で動く化粧品用しわクリームマスクなど、このリストにさえ載っていないものもあります。 材料 材料はPE開発者にとって依然として主要な課題です。多くのPEアプリケーションがコストに敏感であるため、現在の銀の導電性インクやポリイミドフィルムの絶縁体は、そのアプリケーションにとって高すぎます。現在の絶縁体候補は表1に、導体は表2に示されています。 研究では、基板としてのナノテクノロジーがガラス、プラスチック化紙、PET、導体としては銅、グラファイト/グラフェン、カーボンナノチューブ（CNT）を支持しているようです。 表2: 印刷エレクトロニクスに適した導電材料とインク 製造プロセス 印刷エレクトロニクスは、雑誌のような低コスト印刷を想起させます。その技術は、私たちの最も古く、最も自動化された技術の一つです。しかし、図2に示されている他の印刷技術もあります。 インクの印刷方法は、その解像度（マイクロン単位）と秒速平方メートルでのスループットの機能として特徴づけられます。 印刷に関するより詳細な表は表3に示されています。それは速度、解像度、フィルムの厚さ（マイクロン単位）、および使用できるインクの粘度をリストしています。 設計ツール Altium Designer® 19にアップグレードした場合、プリントエレクトロニクスの設計が可能であることに気付いたかもしれません。これは幸運なことです。なぜなら、多くのアイデアや革新的な電子機器がプリントエレクトロニクスの基板の形を取る可能性があるからです。3Dプリンティングは現在、銀ペーストや様々な絶縁体、抵抗性および容量性インクを使用してプリントエレクトロニクスを作成することができます。近い将来、半導体（P型およびN型）インクやOLEDペーストも利用可能になるでしょう。技術がより一般的になるにつれて、他の特殊インクや紙に似た改良された基板も開発されるでしょう。 プリントエレクトロニクスに関する包括的で詳細な説明については、Joseph Fjelstadの電子書籍「Flexible Circuit Technology-Fourth 記事を読む