Mobile menu
PCBレイアウト
ホーム PCBレイアウト

PCBレイアウト

高品質なPCBレイアウトでは、高密度な配線、低EMI、機械的制約を考慮した部品配置を行います。Altium DesignerでのPCBレイアウトの方法やヒントをライブラリのリソースでご覧ください。

回路図からPCBレイアウトを作成する方法 PCB Design and Development Top 5 PCB Design Rules Altium DesignerでPCBレイアウトをする方法 PCB Layout and Placement Guidelines PCB Component Placement (Webinar) Rules-Based Component Placement Altium Develop PCB Layout Capabilities Design Rules Available for PCB Layout in Altium
Filter
見つかりました
Sort by
役割
ソフトウェア
コンテンツタイプ
適用
フィルターをクリア
ビアの作成のための優れたツールセット ビアの作成のための優れたツールセット 1 min Blog クラス最高のパッドとビアのライブラリやドリルペアマネージャーでは、あらゆる種類のビアを定義して保存できます。 Altium Designer 専門家を対象とする、効果的で使いやすい最新のPCB設計ツール。 PCBのレイヤーの接続に使用されるビアでは、途切れのない信号経路の確保が要求されます。最も一般的なビアはPCBのすべてのレイヤーを貫通する円筒状の穴ですが、これはスルーホールと呼ばれます。スルーホールのそれぞれの端にはパッドが含まれます。密度の高い基板でのスペースの節約とシグナルインテグリティーの確保という特殊な用途向けのビアもあります。 PCBでは通常、少なくとも1つの内層と片方または両方の外層を接続するためにビアが使用されます。ブラインドビアは1つの外層と1つ以上の内層を接続し、その終端は内層になります。ベリードビアは内層の信号を接続しますが、外層には到達しません。それぞれの内層のビアの交点で接続が確立され、連続した信号経路が確保されます。コストに応じてこの種類のビアを選択します。 PCBのビアの種類 最も一般的なビアはスルーホールビアで、すべてのPCBのうちの99%で使用されています。また、重要な信号に対処するために使用されるビアもあります。ここでは、シグナルインテグリティーを確保するために追加機能が必要になります。この用途で最も利用されているのはブラインドビアです。このビアは基板全体ではなく数レイヤーのみを貫通するので、誘導性が制限されます。そのため、内層の接続で外層からの遮蔽が必要な場合に使用されます。サーマルビアは、サーマルリリーフのパッドでパターンを使って、大量の電力を消費する機器から熱を逃がします。 ブラインドビアの開始レイヤーと終了レイヤーの指定 Altium Designerのパッドとビアのテンプレートを使ったカスタムのビアの作成 それぞれの種類のビアは、パッド/ビアテンプレートエディターで作成、定義して、設計のローカルパッド＆ビアライブラリに保存できます。このインテリジェントなエディターでは、IPC寸法が認識され、カスタムで作成したビアに名称が割り当てられます。この名称には、それぞれのビアのIPCの定義が含まれます。これが、PCBベンダー機能に関連付けられ、カスタムパッドやビアをユーザーが入手できるようになります。Altium Designerには、ユーザーの要求を予測するエディターが備わっています。これにより、製造に関する適切な制約を維持しながら、カスタマイズされたビアを設計に使用することができます。 各ビアの特長に基づいてカスタムのビアを作成し、保存しておきましょう。 サーマルビアを使用すれば、デザイン全体で熱を逃がすことができます。 PCBにサーマルビアを追加する方法については、こちらのwebセミナーをご覧ください。 ブラインドビアとベリードビアを使用すると、PCBでスペースを節約してコストを削減できます。 ブラインドビアとベリードビアの詳細については、こちらをご覧ください。 マイクロビアでは、多層PCBで小さなトレースを配線したり、スペースを節約したりできます。 Altium 記事を読む
アルティウムとSimberian社のパートナーシップにより成長を続ける高速設計機能 アルティウムとSimberian社のパートナーシップにより成長を続ける高速設計機能 1 min Thought Leadership アルティウム社員一同より新年のご挨拶を申し上げます! 今年最初の記事では、Simberian社の営業およびマーケティング責任者であるRoger Paje氏に、最近締結された当社との正式なパートナーシップについて、またSimberian社の高精度フィールドソルバーテクノロジーによるAltium Designerのレイヤースタック、インピーダンス、表面粗さのモデリングなどの新しい高速設計機能の導入支援についてのお話を伺います。これらの拡張機能はAltium Designer 19で初めて搭載され、Altium Designer 20で強化されました。今後はさらに多くの機能が搭載されることをご期待ください。 Judy Warner: Rogerさん、Simberian社について、そして同社でのあなたの役割についてお聞かせください。 Roger Paje: 弊社は、PCB構造、および基板のシグナルインテグリティー解析のための電磁シミュレーション ソフトウェアを開発しています。当社の使命は、技術パートナーと共に、実際の現場での測定により検証された正確な結果を技術者に提供することです。営業、およびマーケティング責任者としての私の役割は、お客様とシグナルインテグリティーコミュニティーとも協力して、設計が最初から機能するように検証できるソフトウェアを作成することです。 Warner: 最近、アルティウムとSimberian社は正式な提携を発表しました。その内容と、PCB設計者がAltium Designerで引き続き実行できることについてお話しいただけますか? Paje: アルティウムとSimberianの提携で重点的に取り組むことはただひとつ。より多くの技術者が正確なシグナルインテグリティー解析を利用できるようにすることです。これは、PCIe 記事を読む
DDR5 PCB設計と信号整合性：設計者が知っておくべきこと DDR5 PCBレイアウト、ルーティング、およびシグナルインテグリティガイドライン 1 min Blog PCB設計者 電気技術者 PCB設計者 PCB設計者 電気技術者 電気技術者 DDR5規格のリリースが2020年7月に発表されました。これは、提案された規格に従う最初のRAMモジュールの開発が発表されてから約18ヶ月後のことです。この規格では、ピーク速度が5200 MT/秒/ピンを超えることが可能であり（DDR4の3200 MT/秒/ピンと比較して）、JEDECで評価された速度は最大6400 MT/秒/ピン、チャネル帯域幅は最大300 GB/秒まで増加します。 この新世代のメモリは、8GB、16GB、32GBの容量で、技術がより商業化されるにつれて、以前の世代よりも需要が上回ると予想されます。 より高速な速度、より低い供給電圧、そしてより高いチャネル損失は、DDR5のPCBレイアウトと設計において厳格なマージンと許容誤差を生み出しますが、DDR5チャネルの信号整合性は一般的な信号整合性メトリクスを用いて評価することができます。この分野には取り上げるべきことがたくさんありますが、この記事では、DDR5における信号整合性を確保するための重要なDDR5 PCBレイアウトおよびルーティングガイドライン、およびDDR5チャネルにおける重要な信号整合性メトリクスに焦点を当てます。 DDR5アイダイアグラムとインパルス応答 DDR5チャネルの信号整合性を調べるために使用される重要なシミュレーションには、アイダイアグラムとインパルス応答の2つがあります。アイダイアグラムは、シミュレートすることも、測定することもできますし、終端されたチャネルでのインパルス応答も同様です。どちらもチャネルが単一ビットおよびビットストリームを伝送する能力を測定し、チャネルの解析モデルが因果関係の観点から評価されることを可能にします。以下の表は、これらの測定/シミュレーションから得られる重要な情報をまとめたものです。 インパルス応答 アイダイアグラム 測定内容 単一ビット応答 ビットストリームへの応答 測定から判断できること - チャネル損失 (S21) - 記事を読む
Lidar用パルスレーザーダイオードドライバー回路レイアウト Lidar用パルスレーザーダイオードドライバー回路レイアウト 1 min Blog 自動運転車のセンサースイートの一部として、ライダーの範囲マップは、車載レーダーや他のセンサーやイメージングシステムと並んで、周囲の環境での物体識別に重要な役割を果たします。小型フォームファクターとスリークなパッケージングを備えた機能的なドライバーサーキットを構築することは、自動運転車の周囲でライダーイメージング/測距を可能にするために重要です。 これらの同じ回路は、大気モニタリング、汚染プルーム追跡、航空機の乱気流測定、その他の精密測定など、他のライダー応用にも適応できます。特定のライダーシステムの有用性を決定する主要な要因は、出力パワー、パルス時間、および繰り返し率です。適切なドライバーサーキットを設計するか、またはダイオードを適切に駆動ICに適応させることができれば、ライダーシステムが高解像度および範囲で動作することを保証できます。 パルスレーザーダイオードの駆動 - 送信側 パルスレーザーダイオードは、100 nsまたはそれ以下のパルス幅に達するために、高電圧、低デューティサイクルのPWMパルス（通常は数百kHzで約1%のデューティサイクル）で駆動されます。立ち上がり時間が短いパルスレーザーダイオードを駆動することで、より高解像度の画像を得られ、より高速なスキャンレートが可能になります。ドライバICやカスタム回路で必要とされる短い立ち上がり時間は、長いパルスにはGaAsデバイスの使用を、短いパルスにはGaNが最適な選択です。 自分自身のドライバ回路を設計する場合、重要なコンポーネントはFETドライバと送信アンプステージです。パルスレーザーダイオードを駆動する信号は、最初にFETドライバで増幅され、その後、高電流FETトランスインピーダンスアンプリファイアを高いゲインでスイッチオンして、必要な駆動電流を供給します。この回路のブロック図を以下に示します。 パルスレーザーダイオードドライバ回路のブロック図 この回路は、電流モードのパルスドライバ回路として設計されています。電流制御デバイス（LEDやレーザーダイオードなど）は、定格順方向電圧を超えると低インピーダンスになることを覚えておいてください。ドライバ回路は、低インピーダンス負荷に対して全ての電力を落とす必要がある電流源として機能します。これは基本的にパルス電力増幅器であるため、レーザーダイオードを横切る電圧がコンプライアンス電圧を超えないようにする必要があります。 パルスレーザーダイオードをどのように駆動するかにかかわらず、出力のジッターが非常に低いことを確認する必要があります。これは、光速で移動する信号を扱う場合、1 nsのジッターが30 cmの距離誤差に相当するため、非常に重要です。正確な距離測定を保証するために、そのジッターを約10分の1に減らす必要があります。ジッターの削減は通常、電力、インピーダンス、及び寄生要素の3つの領域に焦点を当てます。 低インダクタンス電力経路 以下に示すのは、単一のMOSFETスイッチング要素を用いた容量性パルス電流駆動の簡略化された例です。このトポロジーでは、FETはロジックレベルでスイッチングできるように選ばれるべきですが、望ましいパルスの歪みを防ぐために可能な限り寄生要素が最小限であるべきです。必要なパルス立ち上がり時間と形状で安定した電力供給を実現するには、レーザーダイオード（以下「LD」と記されている）に至るまでのPDN/信号チェーン全体で低インピーダンスを維持することが重要です。 このトポロジーは非常に基本的に見えるかもしれませんが、コンポーネントの選択とレイアウトが主な課題です。すべてのコンポーネントは慎重に選ばれる必要があり、コンポーネントとレイアウトの寄生要素が組み合わさってパルス形状を決定し、リンギングや過剰なノイズのような問題を引き起こす可能性があります。これには、すべてのコンポーネントリード、PCBのトレース、プレーン上のインダクタンスが含まれます。より一般的なのは、FETをアンプに置き換えることです。アンプの フィードバックループにインダクタンスが最小限であることを確認してリンギングを防ぐ必要があります。そうでない場合、レーザーダイオードからの光出力にこれが重畳される可能性があります。 インピーダンスマッチングは必要ですか？ この質問は、ジッターとレーザーダイオードの振る舞いに関連しており、非線形負荷コンポーネントとしてのそれについてです。非線形信号チェーンに精通している場合、パワーアンプ（飽和近くで動作）と非線形負荷の間の最大電力伝達は、わずかなインピーダンスの不一致がある場合に通常発生します。インピーダンスの不一致の正確な量は、ロードプル分析と呼ばれる技術を使用して決定されます。 レーザーダイオードと直列に、完璧なインピーダンスマッチングの量を得るためには、インピーダンスマッチング回路をレイアウトする必要があります。残念ながら、これにより新たな寄生インダクタンスが追加され、アンプ回路内で減衰不足の振動の可能性が生じます。その代わりに、入力インピーダンスを異なる値に変換しようとするのではなく、適切にPDNを設計し、必要な低出力インピーダンスを提供するアンプ/FETを選択することで、低インピーダンスの電流供給にのみ注意を払います。 記事を読む
PDNインピーダンス解析、およびモデリング：回路図からレイアウトまで 1 min Blog シグナルインテグリティーはよく話題になりますが、シグナルインテグリティーはパワーインテグリティーと密接に関連しています。これは、電源/電圧レギュレーターからのスイッチングノイズまたはリップルを減らすだけではありません。PCB内のPDNのインピーダンスにより、基板のコンポーネントが電源の問題が原因で設計どおりに機能しなくなる設計上の問題が明らかになります。 ここでは、PDNインピーダンス解析の基本モデルについて理解していきます。PDNインピーダンスのある程度、正確なモデルを構築できれば、コンポーネントに適したデカップリング ネットワークを設計し、PDNのインピーダンスを許容範囲内に保持できます。 PDNインピーダンス解析を行う理由 この記事をご覧の高速、および高周波設計者の方は、この質問に対する答えを既にご存じだと思います。しかし、技術的な需要の高まりに合わせ、全ての設計者が予想より早く高速および高周波設計者になることが考えられるため、PDNインピーダンスがPCBの信号の動作に与える影響を理解しておくことが重要です。残念なことに、この情報は必ずしも1つの場所に適切にまとめているわけではないため、ここで詳しく説明したいと思います。 簡単にまとめると、PDNインピーダンスは回路の次の側面に影響します。 電源バスノイズ。PCBの過渡電流が原因で生じる電圧リップル。PDNインピーダンスは周波数の関数であるため、スイッチングによって生じる電圧リップルも周波数の関数になることに注意してください。これらの過渡電流は、電圧レギュレーターからの出力のノイズレベルに関係なく発生する可能性があります。 電源バスノイズの減衰。場合によっては、電源バス上のリップルがリンギング（減衰不足過渡振動）として示されることがあります。これは、デカップリング コンデンサーのサイズが適切でない場合、またはデカップリング ネットワークでデカップリング コンデンサーの自己共振周波数が考慮されていない場合に発生する可能性がある1つの問題です。 必要なレベルのデカップリング。従来、コンデンサーは自己共振周波数が相対的に低い（100MHz以下）ために、TTLと高速のロジックファミリーを使用するPCBでデカップリングを確保するには不十分でした。そのため、設計者はデカップリングを確保するのに十分な静電容量を提供するために、プレーン間静電容量を使用していました。自己共振周波数がGHzの新しいコンデンサーを利用すれば、高速/高周波PCBでデカップリングを十分提供することができます。 電流リターンパス。リターン電流は最小抵抗（DC電流の場合）または最小リアクタンス（AC電流の場合）の経路をたどります。グラウンド ネットワークのインピーダンスはスペースによって異なり、信号トレースとPDN間の寄生結合に一部、依存します。 IRドロップ。電源およびリターン電流のDC部分では、PDNを構成する導体の固有抵抗により一定の損失が生じます。以下の画像はPDN解析結果の例で、特定の信号トレースの下を通るリターン電流と、同じGNDプレーンのDC電流を示しています。 タイミングジッター。信号の伝播時間は有限であるため、デカップリング コンデンサー、およびレギュレーターから引き出される電流がスイッチング コンポーネントに到達するまで時間がかかります。これらの信号がコンポーネントに到達すると、出力信号に干渉し、信号の立ち上がり時間にジッターを発生させる可能性があります。一般的に、パワーレールのノイズによるタイミングジッターは、ノイズの強度、およびレギュレーターとコンポーネント間の長さに応じて増加します。長いパワーレールでは、タイミングジッターが数ナノ秒で数百に達して、データの同期がとれなくなり、ビットエラー率が増加する可能性があります。 このPDNアナライザー出力の信号トレースに注目 PDNインピーダンス解析の簡略モデル 記事を読む
ブラインドビアとバリードビアとは何か、そしてどのように使用されるのか？ ブラインドビアとバリードビアとは何か、そしてどのように使用されるのか？ 1 min Blog 私の以前の記事 のいくつかや他の多くの公開文書で指摘されているように、コンポーネントのリードピッチはますます細かくなり、小型フォームファクターのデバイスが今日開発されている製品（携帯電話など）の大部分を占めるようになってきました。 これらの 混雑したPCBの両面にコンポーネントを接続する方法は、製品開発チームが最初に考慮すべき要因の一つであるべきです。通常、この接続プロセスはブラインドビアとバリードビアの使用を通じて行われます。この記事では、使用されるビアの各種類、その応用と利点、およびその短所について説明します。 いくつかの基本と起源の歴史—ブラインドビア まず、ビアの起源に少し踏み込み、それらがどのように使用されるかを理解することが役立ちます。ビアは、PCBの一方の面から他方の面、または内層に信号を通すために、穿孔されメッキされた穴です。ビアは、コンポーネントのリードを信号トレースやプレーンに接続したり、信号が信号層を変更するのを許可するために使用できます。ビアがPCBを通り抜ける場合、それはスルーホールビアまたはスルービアと呼ばれます。 図1. 様々なタイプのビア ブラインドビア ビアがPCBの一方の面から始まり、完全に通り抜けない場合、それはブラインドビアと呼ばれます。ブラインドビアの4つのタイプは以下の通りです： フォト定義ブラインドビア。 シーケンシャルラミネーションブラインドビア。 制御深度ブラインドビア。 レーザードリルブラインドビア。 これらのタイプは以下で詳しく説明されています。 フォト定義ブラインドビア：フォト定義ビアは、フォトセンシティブ樹脂のシートをコアに積層して作成されます（このコアは、電源プレーンやいくつかの埋め込み信号層を含む積層層で構成されています）。フォトセンシティブ材料の層は、穴を作成する領域を覆うパターンで覆われ、その後、PCB上の残りの材料を硬化させる波長の光にさらされます。これに続いて、PCBはエッチング溶液に浸され、穴の中の材料が除去されます。これにより、次の層へのパスが作成されます。エッチングプロセスの後、穴とPCBの外表面に銅がめっきされ、PCBの外層が作成されます。この操作は通常、PCBの両側で同時に行われ、両側に層が追加されます。 フォト定義ビアは、多層有機BGA（ボールグリッドアレイ）パッケージや携帯電話のPCBを作成するために一般的に使用されます。それらを使用する利点は、数千のブラインドビアを作成するコストが、たった一つを作成するコストと同じであることです。少数のブラインドビアのみが必要な場合、その使用はコストの不利益となります。 TRANSLATE: シーケンシャル・ラミネーション・ブラインド・ビア：シーケンシャル・ラミネート・ブラインド・ビアは、非常に薄いラミネート片を二層PCBを作成するために必要な全工程を経て処理することで作成されます。ラミネートはドリルで穴を開け、めっきされ、エッチングされて、ボードの第2層を形成する側の特徴を定義します。もう一方の側は固体の銅シートのまま残され、完成したPCBの第1層を形成します。このサブアセンブリは、PCBの他の全層とともにラミネートされます。その結果得られた組み合わせたラミネーションは、多層PCBの外層を作成するために必要な全工程を経て処理されます。シーケンシャル・ラミネーション・ブラインド・ビアは、多くの初期の携帯電話PCBの作成に使用されました。これは、追加のプロセスステップが必要であり、ドリル、エッチング、めっき操作を通じて非常に薄いラミネートを取り扱う際の歩留まり損失が関連しているため、ブラインド・ビアを形成する最も高価な方法です。その結果、ブラインド・ビアが必要な場合には最後の手段として考慮されるべきです。 制御深さドリルブラインドビア：図1からわかるように、制御深さのブラインドビアはスルーホールビアと同じ方法で作成されます。ここでは、ドリルがPCBを部分的にしか貫通しないように設定されます。アートワークの設計者は、ドリルによって貫通される第2層にパッドを配置します。ドリル穴の下にドリル穴と接触する可能性のある特徴がないように注意が払われます。銅は、スルーホールビアの銅がめっきされるのと同時に、ドリル穴にもめっきされます。 記事を読む
基板レイアウト再利用時のコンポーネントライブラリエラーの解決 基板レイアウト再利用時のコンポーネントライブラリエラーの解決 1 min Thought Leadership 適切なPCBデザインパッケージを利用すると こうした古い携帯電話のレイアウトを再利用することもできます 最近、新しいパソコンを購入しました。古いハードドライブのデータが「魔法にかかったように」壊れはじめたせいです。新しいパソコンに入り込んでデータを移し替えると、昔のデータを再利用できなくなるのではないかと不安になりました。テキストファイルや画像のような単純なものなら、問題はありません。ファイルをすぐに開き直して再利用できます。PCB設計データを利用すれば、古いレイアウトを新しいプロジェクトで当たり前のように再利用したくなるかもしれません。場合によっては、地球の反対側のユーザーと設計を共有し、プロジェクト内のすべてのデータにアクセスできるようにしたいと考える可能性もあります。 この場合、 Altium Designerの新しいバージョンで以前の設計データを利用できるようにするために、注意すべきことがあります。Altium Designerのライブラリ管理機能を使用すれば、古い設計データを新しいプロジェクトに簡単にインポートし、新しい設計で使用することができます。Altium Designerで古いデータを再利用する方法について、いくつか見ていきましょう。 古いレイアウトの再利用 古い基板レイアウトを新しいプロジェクトで再利用する方法はいくつかあります。回路図および基板レイアウトはライブラリのコンポーネントデータに依存するため、設計データがこのデータに適した位置を指していることを確認する必要があります。例として、Altium Designer 19で作成した回路図およびレイアウトを見てみましょう。このレイアウトと回路図には、「Miscellaneous Devices」ライブラリ(Altium Designerに付属している)の100pFコンデンサーと、ATMega328Pマイクロコントローラーが含まれています。マイクロコントローラー用の統合ライブラリは、インターネットからダウンロードしたコンポーネント データから作成しました。 回路図と基板レイアウトは独自のプロジェクトで作成されたもので、回路図ファイルとレイアウトファイルはローカルハードドライブに保存されています。これらのファイルを別の設計者に転送するシミュレーションを行うため、私は新しいプロジェクトを作成し、Altium Designerの[Components] パネルからATMega328Pマイクロコントローラーライブラリをアンインストールし、コンピューターから統合ライブラリファイルを削除しました。 回路図ファイルと基板レイアウトファイルを新しいプロジェクトで開くだけの場合は、フットプリント シンボルと回路図シンボルを表示できますが、コンポーネントのデータにアクセスすることはできません。コンポーネントのプロパティ(PCBエディターの 記事を読む