Skip to main content
Mobile menu
PCB設計
Altium Designer
世界中の設計者に支持される回路・基板設計ソフトウェア
CircuitStudio
エントリーレベルでプロ仕様のPCB設計ツール
CircuitMaker
個人、オープンソース、非営利団体のための無料PCB設計ツール
Altiumに乗り換える理由
他のPCB設計ツールからAltiumに乗り換える理由と方法を確認する
ソリューション
Altium Enterprise ソリューション
デジタルトランスフォメーションへの 最終ステップ
電子部品プラットフォーム
世界中の技術者が利用するOctopart
Altium 365
リソース&サポート
製品情報
無償評価版
ダウンロード
拡張機能
リソース&サポート
Renesas / Altium CEO Letter To Customers
全てのリソース
サポートセンター
マニュアル
Webセミナー
コミュニティ
フォーラム
バグの報告
アイディア
教育
専門家育成トレーニング 資格取得プログラム
Courses & Certificates
Training Previews
On-Demand
Instructor-Led Trainings
大学・高専
Programs
Educator Center
Student Lab
Altium Education Curriculum
オンラインストア
Search Open
Search
Search Close
サインイン
シグナルインテグリティ
Main Japanese menu
ホーム
PCB設計
PCB設計コラボレーション
コンポーネント管理
設計データ管理
製造出力
ECAD-MCAD共同設計
高密度配線(HDI)設計
高速設計
マルチボード設計
PCBレイアウト
PCB配線
PCBサプライチェーン
パワーインテグリティ
RF設計(高周波回路)
リジッドフレキシブル基板設計
回路設計
シグナルインテグリティ
シミュレーション/解析
ソフトウェアプログラム
Altium 365
Altium Designer
PDN Analyzer
リソース
エンジニアリングニュース
ガイドブック
ニュースレター
ポッドキャスト
Webセミナー
ホワイトペーパー
無料トライアル
SPICE: Certainty for All Decisions
Design, validate, and verify the most advanced schematics.
Learn More
シグナルインテグリティ
Overview
All Content
Filter
0 Selected
Content Type
0 Selected
全て
Software
0 Selected
全て
Clear
×
Clear
0 Selected
Content Type
全て
2
ニュースレター
1
OnTrack
1
ビデオ
1
0 Selected
Software
全て
2
Altium Designer
2
Thought Leadership
RF PCBにおけるバランとは何か、そしてそれが必要か?
バランとは何か疑問に思っていますか?もっと詳しく知り、RF PCBレイアウトにどのように適合するかを確認してください。
Thought Leadership
高速データ処理におけるキャリー伝搬遅延とは何か?
友達とのテキストメッセージのやり取りが完全に混乱することがあります。一つのテキストで5つの質問を行き来するのは簡単すぎて、すべてに返答しようとすると、私たちのメッセージの流れが完全にズレてしまいます。友達が尋ねたことすべてに実際に返答するのは、3つのテキストメッセージが経った後で、その時にはすでにまったく新しい話題に移っています。 PCBやIC内の論理回路間の信号遅延は、高速システムを扱うまで通常考える必要のないことです。PCBのデータレートと容量が増加し続けるにつれて、遅延を考慮に入れることは、デジタルデータがシステム全体で同期を保つために重要です。 伝播遅延のレビュー PCB内の伝播遅延(より適切には伝送遅延と呼ばれます)に慣れていない場合、ここで説明します。デジタル信号がPCB内の2点間を移動するには、一定の時間が必要です。ネット内やシステム全体の複数の信号を同期させようとしている場合、信号がボード上のさまざまな点に同時に到着するようにする必要があります。 この文脈での伝搬遅延は、PCB上の二点間を移動する信号の伝送遅延を指します。これはデジタル電子工学の教科書に記載されている伝搬遅延の定義と混同してはいけません。 信号が同期していない場合、システムのビットエラー率が増加する可能性があります。デジタルデータを並列に処理する場合、ネット内の信号は同期されている必要があります。そのため、ネット内の全てのトレースの長さを最長のトレースの長さに合わせるべきです。差動ペアルーティングにおいては、スキューの補償も重要です。 蛇行は、インピーダンスを維持しながら信号線にわずかな遅延を適用する最良の方法です。 異なるトレースのジオメトリでは、わずかに異なる伝搬遅延が発生します。インピーダンス制御されたボードを扱っている場合、伝搬遅延の式は比較的単純で、ボード基板の相対誘電率に依存します。~100 Mbps以上のシステムを扱う場合は、ボード全体にわたって伝搬遅延を考慮する必要があり、 インピーダンス制御設計を使用することが良いアイデアです。 PCB設計ソフトウェアに必要な分析ツールがあることを確認してください 並列データ処理における伝搬遅延とスキュー データを並列処理する際、ビット間の伝搬遅延が適切に補償されない場合、追加のデータエラーが蓄積する可能性があります。ネット内の特定の並列は、より重要でないビットからの出力がより重要なビットへ適用される処理手順を決定する場合、より大きな遅延を必要とする場合があります。 この一般的な考慮事項は奇妙に聞こえるかもしれませんが、次の例を考えてみてください。PCBやICで使用するためのリップルキャリー加算器を設計しているとします。このデバイスは基本的に、入力ビットを並列に処理する1ビット加算器のシリーズです。加算されるべき2つのデジタル数を構成するビットは、各加算器に並列に入力されなければならず、各加算器はキャリービットを生成することがあります。 LSBの加算器は、次に大きなビットにキャリービットを出力し、MSBまでこのように続きます。LSBから次に高いビットへの出力は、ある程度の伝搬遅延を経験します。また、各加算器の論理ゲートの立ち上がり時間による全体の スキューも考慮する必要があります。各加算器のキャリービットと入力ビットは同期を保つ必要があり、キャリービットの伝搬遅延と蓄積されたスキューは、より高い桁の入力ビットをわずかに遅延させる必要があります。 各桁間の合計遅延は、加算器間で信号が移動する伝搬遅延と、加算器内の全論理回路の立ち上がり時間の2倍の合計に等しいです(両方の加算器が同じ論理ファミリーからのものであると仮定)。少数のビットを低速で扱っている場合、これはビット間の信号を非同期にすることはありません。しかし、例えば、32ビット数を1Gbps以上で扱う場合、MSBに到達するキャリービットの遅延は、隣接する加算器間のキャリー伝搬遅延の32倍になります。 これは加算器全体でデータを非同期にすることができる非常に大きな遅延です。高い桁の加算器へのデータ入力の遅延を補うために、実際には各加算器に到達する入力ビットにいくらかの遅延を加える必要があります。次第に高いビットはより多くの遅延を必要とします。 これを行う最も簡単な方法は、高位の加算器に入るトレースを迂回させることです。これにより、キャリービットの伝搬遅延と蓄積されたスキューを補正できます。高位の数字はより大きな遅延を必要としますが、加算器に入力されるビットのペアは同期されている必要があります。この遅延を適用する最も簡単な方法は、各加算器に入るトレースのペアを迂回させることです。迂回を適用する際には、各加算器のトレースのペア間に少し余分なスペースを確保してください。 シミュレーション結果を信頼できることを確認してください
Thought Leadership
SRAMとは何か?PCB設計のヒントとデータ損失の防止方法
SRAMは電源が切れるとデータを失います。 編集ソフトウェアの最高の発明の一つは、最悪のタイミングでマーフィーの法則が発動するのを防ぐオートセーブ機能です。数十年前、オートセーブ機能が存在しないことが、「保存」ボタンを押すことを渋っていた私にとって悪化し、重要な大学の課題の数ページが文字通り消去されたとき、私はほとんど泣きました。 電子機器では、SRAMを設計する際の課題を認識していないと、静的ランダムアクセスメモリ(SRAM)に格納されているデータ全体を失うリスクがあります。これは、SRAMが重要な変数を格納している場合、特にハードウェアの予測不可能な動作を引き起こす可能性があります。 SRAMとは何か、そしてどのように機能するのか? SRAMは、組み込みシステム設計で一般的に使用される不揮発性メモリです。ロジカルビットで情報を格納し、動作電圧が供給されている限りその値を保持します。電源が切断されると、SRAM全体がデフォルト値、通常はロジック1に相当する値にリセットされます。 SRAMの内部は、複数のセルによって構成されています。これらのセルには、いくつかのトランジスタによって制御されるバイステーブルフリップフロップが含まれています。特定のアドレスに情報が格納されると、いくつかのフリップフロップがデータのデジタル値を表すように適切にラッチされます。 SRAMは電源が切れると情報を保持できないにもかかわらず、追加の作業用メモリが必要な設計で定期的に使用されます。FlashやEEPROMなどの他の揮発性メモリコンポーネントと比較して、SRAMは無視できる読み取りアクセス時間を持ち、データはランダムなメモリアドレスに書き込むことができます。 他の電子部品と同様に、SRAMは年々改良されてきました。SRAMが40ピン以上の大型コンポーネントであり、並列アドレスバスがまだ一般的なインターフェースだった時代は過ぎ去りました。今日のメモリメーカーは、 SPIやI2Cのようなシリアルインターフェースを備えたSRAMを生産し、フォームファクターを8ピンまで大幅に削減しています。 SRAMを設計する際の主要な考慮事項 SRAMの設計にさらなる考慮を払うことで、大きな違いが生まれるかもしれません。 SRAMを使った設計は簡単な作業のように思えるかもしれません。結局のところ、ピン数が少ないメモリチップを使った設計が何が難しいのでしょうか?しかし、経験上、実際には多くの問題が発生する可能性があることを学びました。部品選択から製造後の問題に至るまで、多くの問題に遭遇する可能性があります。ここでは、初心者レベルのPCB設計者に役立ついくつかのヒントを紹介します: メモリ容量 最大容量のSRAMを選ぶべきでしょうか?それともプロジェクトの要件に合ったものを選ぶべきでしょうか?これは、ファームウェア開発者を悩ませる質問であり、ハードウェア設計者にとってはそうではありません。メモリメーカーは通常、同じ物理パッケージで異なる容量のSRAMを導入します。これは、メモリ容量の選択が変わっても設計を変更する必要がないことを意味します。 インターフェースタイプ SRAMでよく使用されるインターフェースにはSPIとI2Cがあります。SPIはデータの書き込みと読み出しに4つの物理ピンを必要としますが、I2Cは2つの物理データ接続のみを必要とします。一般に、SPIはより高速なアクセスを提供しますが、SPIバス上の各ICに個別の制御信号が必要です。I2Cは、複数のメモリチップがマイクロコントローラに接続されている場合に理想的で、データ信号とクロック信号のみが必要です。 デカップリングコンデンサ 革新的な不揮発性メモリー、フラッシュや FRAMのようなものが登場している今、バッテリーバックアップSRAMを設計することはほとんどないでしょう。これにより確かにSRAMの設計は容易になりますが、安定した電源供給の重要性を見落としてはいけません。SRAMのVccピンにできるだけ近い場所にデカップリングキャパシタを配置することを常に確認してください。電源の不安定さによるデータの破損は、絶対に避けたい最後の事態です。 デカップリングキャパシタは、グラウンドバウンスの問題を防ぐのにも役立ちます。
マルチボードPCBシグナルインテグリティ:完全ガイド
マルチボードPCBアセンブリは、信号整合性のルールを守り、低EMIを確保しなければなりません。これら二つの側面は密接に関連しており、この包括的なガイドで説明されています。
224G-PAM4および448Gにおける信号整合性へのBGAピンピッチの影響
PCB業界は、製造と信号整合性の両方の面で、常に半導体パッケージングに遅れをとっているようです。業界がデモから生産へと移行する224Gインターフェースを楽しみにしている中、Ethernet AllianceやSNIA/SSFのような組織は、超高データレートの次世代に焦点を当てています。28GHzから56GHzの帯域幅に達すると、信号整合性に影響を与える主要な要因が再び変化し、パッケージからPCBへのインターフェースでの損失と信号歪みが増加します。 これは、誘電体から銅の粗さへの損失プロファイルの変化が原因ではありません。理由は、PCBへの垂直遷移の構造、特にBGAパッケージの下側にあるものによるものです。BGAファンアウトルーティングのためのビア設計は、224G-PAM4および次世代448Gデータレートでの信号整合性に大きく影響を与える主要な要因です。業界がこれらの高速データレートに目を向けるにつれて、56GHzでのパッケージングとPCB構造における信号整合性を決定する要因は、448Gで必要とされるより高いチャネル帯域幅でも適用されます。 以下で見るように、56G-NRZや112G-PAMで機能したBGAおよびコネクタのピンピッチとサイズは、224G-PAM4では機能しない可能性があり、448Gでは確実に機能しません。これらの構造が信号整合性にどのように影響するか、およびPCB内およびパッケージング内でのMIAおよびボールアウト遷移を評価するために使用されるべき重要な指標を見ていきます。 224G PAM4で信号整合性にBGAピッチが重要な理由は? 224G PAM4インターフェースはナイキスト周波数が56 GHzであり、これは チャネル帯域幅がDCから少なくともこの値まで広がることを要求します。56 GHz近くでは、PCB内のBGAパッケージに接続する典型的なボールおよびビア構造は、電磁場共鳴とほぼ一致するサイズおよび長さのスケールを持っています。これらの共鳴に達すると、私たちは重大な帯域幅制限効果を見始めます。そして、これらの共鳴がピンピッチの関数であるため、これらの周波数で作業する際にはパッケージ設計の一部としてこれを考慮する必要があります。 56 GHzまで正確な入力インピーダンスマッチングを持つビアを設計することは、関連する課題です。以下の理由により関連しています: 56 GHz帯域幅で動作する差動インターフェースは、帯域幅仕様全体でマッチした入力インピーダンスを必要とします ビアは、56 GHz以下で電磁場の局在が不足するために放射を開始する可能性があります その後、信号ビアの周りの電磁場の局在を復元するためにステッチングビアが必要になります 差動ビアのアンチパッドと層の厚さは、異なる周波数範囲でビアの入力インピーダンスに影響を与えます 56
フェライトビーズ使用のための3つの周波数範囲
3つの運用シナリオは、フェライトビーズのインピーダンスにおける3つの重要な周波数範囲と、それらがデジタルシステムのノイズにどのように影響するかを示しています。
Pagination
First page
« First
Previous page
‹‹
ページ
2
現在のページ
3
ページ
4
ページ
5
ページ
6
ページ
7
Next page
››
Last page
Last »
💬
🙌
Need Help?
×
📞
1-800-544-4186
📞
1-858-864-1798
✉️
sales.na@altium.com
🛟
Support Center
🎓
Training Support
📣
Ask Community
📞
Contact Us