SPICE: Certainty for All Decisions

Design, validate, and verify the most advanced schematics.

シグナルインテグリティ

Filter
0 Selected Content Type 0 Selected 全て Software 0 Selected 全て Clear ×
Clear
0 Selected Content Type
0 Selected Software
高速データ処理におけるキャリー伝搬遅延 Thought Leadership 高速データ処理におけるキャリー伝搬遅延とは何か? 友達とのテキストメッセージのやり取りが完全に混乱することがあります。一つのテキストで5つの質問を行き来するのは簡単すぎて、すべてに返答しようとすると、私たちのメッセージの流れが完全にズレてしまいます。友達が尋ねたことすべてに実際に返答するのは、3つのテキストメッセージが経った後で、その時にはすでにまったく新しい話題に移っています。 PCBやIC内の論理回路間の信号遅延は、高速システムを扱うまで通常考える必要のないことです。PCBのデータレートと容量が増加し続けるにつれて、遅延を考慮に入れることは、デジタルデータがシステム全体で同期を保つために重要です。 伝播遅延のレビュー PCB内の伝播遅延(より適切には伝送遅延と呼ばれます)に慣れていない場合、ここで説明します。デジタル信号がPCB内の2点間を移動するには、一定の時間が必要です。ネット内やシステム全体の複数の信号を同期させようとしている場合、信号がボード上のさまざまな点に同時に到着するようにする必要があります。 この文脈での伝搬遅延は、PCB上の二点間を移動する信号の伝送遅延を指します。これはデジタル電子工学の教科書に記載されている伝搬遅延の定義と混同してはいけません。 信号が同期していない場合、システムのビットエラー率が増加する可能性があります。デジタルデータを並列に処理する場合、ネット内の信号は同期されている必要があります。そのため、ネット内の全てのトレースの長さを最長のトレースの長さに合わせるべきです。差動ペアルーティングにおいては、スキューの補償も重要です。 蛇行は、インピーダンスを維持しながら信号線にわずかな遅延を適用する最良の方法です。 異なるトレースのジオメトリでは、わずかに異なる伝搬遅延が発生します。インピーダンス制御されたボードを扱っている場合、伝搬遅延の式は比較的単純で、ボード基板の相対誘電率に依存します。~100 Mbps以上のシステムを扱う場合は、ボード全体にわたって伝搬遅延を考慮する必要があり、 インピーダンス制御設計を使用することが良いアイデアです。 PCB設計ソフトウェアに必要な分析ツールがあることを確認してください 並列データ処理における伝搬遅延とスキュー データを並列処理する際、ビット間の伝搬遅延が適切に補償されない場合、追加のデータエラーが蓄積する可能性があります。ネット内の特定の並列は、より重要でないビットからの出力がより重要なビットへ適用される処理手順を決定する場合、より大きな遅延を必要とする場合があります。 この一般的な考慮事項は奇妙に聞こえるかもしれませんが、次の例を考えてみてください。PCBやICで使用するためのリップルキャリー加算器を設計しているとします。このデバイスは基本的に、入力ビットを並列に処理する1ビット加算器のシリーズです。加算されるべき2つのデジタル数を構成するビットは、各加算器に並列に入力されなければならず、各加算器はキャリービットを生成することがあります。 LSBの加算器は、次に大きなビットにキャリービットを出力し、MSBまでこのように続きます。LSBから次に高いビットへの出力は、ある程度の伝搬遅延を経験します。また、各加算器の論理ゲートの立ち上がり時間による全体の スキューも考慮する必要があります。各加算器のキャリービットと入力ビットは同期を保つ必要があり、キャリービットの伝搬遅延と蓄積されたスキューは、より高い桁の入力ビットをわずかに遅延させる必要があります。 各桁間の合計遅延は、加算器間で信号が移動する伝搬遅延と、加算器内の全論理回路の立ち上がり時間の2倍の合計に等しいです(両方の加算器が同じ論理ファミリーからのものであると仮定)。少数のビットを低速で扱っている場合、これはビット間の信号を非同期にすることはありません。しかし、例えば、32ビット数を1Gbps以上で扱う場合、MSBに到達するキャリービットの遅延は、隣接する加算器間のキャリー伝搬遅延の32倍になります。 これは加算器全体でデータを非同期にすることができる非常に大きな遅延です。高い桁の加算器へのデータ入力の遅延を補うために、実際には各加算器に到達する入力ビットにいくらかの遅延を加える必要があります。次第に高いビットはより多くの遅延を必要とします。 これを行う最も簡単な方法は、高位の加算器に入るトレースを迂回させることです。これにより、キャリービットの伝搬遅延と蓄積されたスキューを補正できます。高位の数字はより大きな遅延を必要としますが、加算器に入力されるビットのペアは同期されている必要があります。この遅延を適用する最も簡単な方法は、各加算器に入るトレースのペアを迂回させることです。迂回を適用する際には、各加算器のトレースのペア間に少し余分なスペースを確保してください。 シミュレーション結果を信頼できることを確認してください
SRAMユーザーのためのPCB設計のヒント:データ損失を防ぐ方法 Thought Leadership SRAMとは何か?PCB設計のヒントとデータ損失の防止方法 SRAMは電源が切れるとデータを失います。 編集ソフトウェアの最高の発明の一つは、最悪のタイミングでマーフィーの法則が発動するのを防ぐオートセーブ機能です。数十年前、オートセーブ機能が存在しないことが、「保存」ボタンを押すことを渋っていた私にとって悪化し、重要な大学の課題の数ページが文字通り消去されたとき、私はほとんど泣きました。 電子機器では、SRAMを設計する際の課題を認識していないと、静的ランダムアクセスメモリ(SRAM)に格納されているデータ全体を失うリスクがあります。これは、SRAMが重要な変数を格納している場合、特にハードウェアの予測不可能な動作を引き起こす可能性があります。 SRAMとは何か、そしてどのように機能するのか? SRAMは、組み込みシステム設計で一般的に使用される不揮発性メモリです。ロジカルビットで情報を格納し、動作電圧が供給されている限りその値を保持します。電源が切断されると、SRAM全体がデフォルト値、通常はロジック1に相当する値にリセットされます。 SRAMの内部は、複数のセルによって構成されています。これらのセルには、いくつかのトランジスタによって制御されるバイステーブルフリップフロップが含まれています。特定のアドレスに情報が格納されると、いくつかのフリップフロップがデータのデジタル値を表すように適切にラッチされます。 SRAMは電源が切れると情報を保持できないにもかかわらず、追加の作業用メモリが必要な設計で定期的に使用されます。FlashやEEPROMなどの他の揮発性メモリコンポーネントと比較して、SRAMは無視できる読み取りアクセス時間を持ち、データはランダムなメモリアドレスに書き込むことができます。 他の電子部品と同様に、SRAMは年々改良されてきました。SRAMが40ピン以上の大型コンポーネントであり、並列アドレスバスがまだ一般的なインターフェースだった時代は過ぎ去りました。今日のメモリメーカーは、 SPIやI2Cのようなシリアルインターフェースを備えたSRAMを生産し、フォームファクターを8ピンまで大幅に削減しています。 SRAMを設計する際の主要な考慮事項 SRAMの設計にさらなる考慮を払うことで、大きな違いが生まれるかもしれません。 SRAMを使った設計は簡単な作業のように思えるかもしれません。結局のところ、ピン数が少ないメモリチップを使った設計が何が難しいのでしょうか?しかし、経験上、実際には多くの問題が発生する可能性があることを学びました。部品選択から製造後の問題に至るまで、多くの問題に遭遇する可能性があります。ここでは、初心者レベルのPCB設計者に役立ついくつかのヒントを紹介します: メモリ容量 最大容量のSRAMを選ぶべきでしょうか?それともプロジェクトの要件に合ったものを選ぶべきでしょうか?これは、ファームウェア開発者を悩ませる質問であり、ハードウェア設計者にとってはそうではありません。メモリメーカーは通常、同じ物理パッケージで異なる容量のSRAMを導入します。これは、メモリ容量の選択が変わっても設計を変更する必要がないことを意味します。 インターフェースタイプ SRAMでよく使用されるインターフェースにはSPIとI2Cがあります。SPIはデータの書き込みと読み出しに4つの物理ピンを必要としますが、I2Cは2つの物理データ接続のみを必要とします。一般に、SPIはより高速なアクセスを提供しますが、SPIバス上の各ICに個別の制御信号が必要です。I2Cは、複数のメモリチップがマイクロコントローラに接続されている場合に理想的で、データ信号とクロック信号のみが必要です。 デカップリングコンデンサ 革新的な不揮発性メモリー、フラッシュや FRAMのようなものが登場している今、バッテリーバックアップSRAMを設計することはほとんどないでしょう。これにより確かにSRAMの設計は容易になりますが、安定した電源供給の重要性を見落としてはいけません。SRAMのVccピンにできるだけ近い場所にデカップリングキャパシタを配置することを常に確認してください。電源の不安定さによるデータの破損は、絶対に避けたい最後の事態です。 デカップリングキャパシタは、グラウンドバウンスの問題を防ぐのにも役立ちます。
Altium Need Help?