サインイン

SPICE: Certainty for All Decisions

Design, validate, and verify the most advanced schematics.

Learn More

シグナルインテグリティ

RFトレーステーパー

インピーダンスマッチング用の RF トレーステーパの設計方法です一部のカットオフ周波数（f-min）を超えると、テーパ伝送線路テーパ構造は、ほぼ実際のインピーダンスを持つ 2 つの伝送線路間で優れたインピーダンス整合を提供できます。

反射なしマッチング対共役マッチング

反射なしマッチング対共役マッチング：一見矛盾しているように見える反射なしマッチングと共役マッチングは矛盾していますか？パワーウェーブとSパラメータの公式を見ると、これらが異なる点がわかります。

銅箔を選択する方法です

高周波PCB設計のための銅箔の選び方高周波PCBスタックアップに適した銅箔の選び方を学びましょう。これらの考え方は、高速PCBの銅の選択にも適用されます。

ビアインピーダンス計算機

なぜほとんどのビアインピーダンス計算機が不正確なのかビアインピーダンス計算機は、インピーダンス制御が通常必要とされない低周波数範囲でのみ有用です。

NVMe M.2 PCIe コネクタスタブ

PCIeコネクタ上のスタブに関する簡単な研究スタブは、高速PCB設計において重要な話題であり、高速デジタル相互接続の全てのビアからスタブを常に取り除くべきだという長年のガイドラインがあります。スタブは高速ラインにとって悪いものですが、必ずしも取り除く必要はありません。より重要なのは、損失プロファイルと周波数を予測し、そのような損失を防ぐために適切にフロアプランを立てることです。この記事では、Altium Designerに同梱されているMiniPCの例題プロジェクトを使用して、高速PCB上でのPCIeルーティングに関するいくつかのシミュレーション結果を見ていきます。問題となるシミュレーションでは、コネクタから出るPCIeレーンのSパラメータを計算します。これらのシミュレーション結果を見ることで、スタブがビアやコネクタの遷移においてシグナルインテグリティにどのように影響を与えるかを、シミュレーションの観点から理解するのに慣れていない設計者が、適切なコンポーネント選択、配置、およびルーティングの選択を行うのに役立ちます。スタブとPCIeルーティングにおける潜在的な問題 PCIeルーティングでは、レーンはAC結合キャパシタを備えた差動ペアとしてルーティングされます。これらの差動ペアをコネクタを通して周辺機器、例えば拡張カードに接続することが一般的です。これらの拡張スロットコネクタを通してルーティングする過程で、最大帯域幅を制限する可能性のあるライン上に残余スタブが存在する場合があります。これはシミュレーションで非常に正確な結果を得ることができ、PCIeチャネルの正確な帯域幅を特定することができます。高速伝送線上のスタブは、PCIeレーン上で高周波インピーダンストランスフォーマーのように振る舞うことができるため、損失や反射を引き起こす可能性があります。この記事でスタブ分析についてさらに読む。 PCIeレーン上のスタブを制限することが推奨されていますが、アドインカードやモジュールにルーティングするために使用されるコネクタ上に存在する可能性があります。例として、垂直に取り付けられたPCIeアドインカード用のエッジコネクタはスルーホールコンポーネントであり、コネクタと同じ層上でルーティングする際に使用可能な信号帯域幅を制限する役割を果たす可能性があります。特にキャパシタの配置を考慮する場合、反対側の層でのルーティングが好ましいかもしれません。 PCIeレーンのコネクタスタブ損失の例信号がビアスタブを通過する際に発生する干渉効果や、PCIeレーンに沿ってDCオフセットを除去するためのコンデンサが必要であるため、コネクタを介してルーティングする際にビアスタブが損失にどの程度影響を与えるかを研究する価値があります。問題のMiniPCボードは、以下に示すように、PCIeインターフェースを備えたArria 10 FPGAを使用し、スロットコネクタにルーティングされています。以下の分析に必要な他の重要な仕様は、ボードの厚さと誘電率です：ボード厚さ = 2.028 mm 全層でDk

インダクタの下のグラウンド

スイッチングレギュレータのインダクタの下にグラウンドを配置すべきですか？スイッチングレギュレータのPCBレイアウトにおいて、インダクタの下にグラウンドカットアウトを配置すべきかどうかは、EMI/EMCに関わる重要な問題です。この記事では、その点について調査します。

Need Help?