Mobile menu
シグナルインテグリティ
ホーム シグナルインテグリティ

シグナルインテグリティ

リソースライブラリを参照して、PCB設計とシグナルインテグリティの詳細をご覧ください。

What is Signal Integrity? PCB Design Fundamentals xSignals in Altium Signal Integrity Stimulus Design Rules Basics of Signal Integrity Analysis
Filter
見つかりました
Sort by
役割
ソフトウェア
コンテンツタイプ
フィルターをクリア
FR4 PCBの誘電率を測定する方法 FR4 PCBの誘電率を測定する方法 1 min Blog PCB設計者 PCB設計者 PCB設計者 PCB材料の誘電率は、複数の方法で測定できます。FR-4やその他のPCB材料では、シミュレーション結果と実測値の相関を取り、配線の挙動を正確に予測するために、シグナルインテグリティエンジニアが誘電率の値を直接検証する必要が生じることがあります。 記事を読む
PCB設計におけるEMI制御の習得：より良いEMIのためのクロストーク防止 1 min Blog PCB設計者 PCB設計者 PCB設計者 シリーズの第6回目へようこそ、 PCBデザインにおけるEMI制御の習得です。この記事では、クロストークが信号の整合性とEMIにどのように影響を与えるかを探り、デザインでこれにどう対処するかについて議論します。 図1 - Altium Designer®でのPCBデザインの例 クロストークは、現代のプリント基板（PCB）デザインで最も頻繁に遭遇する問題の一つです。PCBの密度が増し続けるにつれて、この現象はさらに一般的になっています。より多くの高速インターフェースを、より小さなボードのエリアに統合するという傾向は、この課題を悪化させます。コンパクトなレイアウトはトレース間の近接を引き起こし、クロストークの可能性を大幅に高めます。 本質的に、信号のクロストークは、あるネット（またはトレース）から別のネットへの電気信号の意図しない転送を指します。これは、あるトレースを伝わる信号が生成する電磁場が隣接するトレースと相互作用するときに発生します。この文脈では、元の信号を運ぶトレースは一般に 「アグレッサー」と呼ばれ、望ましくない信号を受け取るトレースは 「ビクティム」として知られています。 図2 - クロストークが回路でどのように現れるかの例 電磁干渉（EMI）の分野では、クロストークは非常に重要です。これは、システム内の干渉の原因となるだけでなく、他のデバイスを乱す電磁放射の源にもなり得るからです。クロストークに関して重要なのは、信号電流が伝播する信号トレース間だけでなく、リターン電流がその源へ戻るリターン参照導体でも発生するということです。ここでは、 「グラウンドバウンス」といった現象が発生しますが、これもリターン参照導体で起こるクロストークの一例です。 クロストークとその影響を理解する クロストークの現象は主に2つの理由で発生します：導体間の静電容量結合と誘導結合です。2つ以上のトレースが非常に近くに配置され、信号の電圧と電流が時間とともに変化すると、信号トレースの端（アグレッサーと呼ばれる）のフリンジフィールド（電場と磁場）が近くのトレース（被害者）に結合し、これら近くのトレースに望ましくないノイズを引き起こします。 PCB設計者の仕事は、EMIを効果的に減少させるために、これらのフリンジフィールドが他の導体に与える影響を最小限に抑えることで、ノイズが一つのトレースから別のトレースへ伝播しないようにすることです。 図3 - 記事を読む
PCB設計におけるEMI制御の習得：PDNのためのデカップリング戦略 1 min Blog PCB設計者 PCB設計者 PCB設計者 PCB設計におけるEMI制御をマスターするシリーズの第5回目へようこそ。この記事では、電力分配戦略についてさらに深く掘り下げ、PCBプロジェクトにおける電磁干渉（EMI）性能を向上させるための最適化方法について議論します。 図1 - Altium Designer®でのデカップリング戦略の例 デジタルプリント基板上でEMIを制御し、信号整合性を向上させる上での重要な要素は、効果的なデカップリング戦略を実装することです。これらのアプローチは、基板上の集積回路（IC）にクリーンで安定したエネルギー供給を保証します。 これを達成するために、PCB設計者は、高速スイッチングICのエネルギー需要を満たす強力な電力供給ネットワーク（PDN）を作成する必要があります。これにより、電源から適切な電流量をICが受け取ることを保証します。効率的かつタイムリーにエネルギーを供給するPDNを設計することは挑戦的です。これには、損失を減らし、高性能のためのインピーダンスニーズを満たすことが求められます。 データレートと信号速度が増加し続ける中、低インピーダンスのPDN（Power Delivery Network）を設計することがより重要かつ困難になっています。これは、インピーダンスプロファイルが送信される信号の周波数と密接に関連しているためです。これらの要因をバランスさせることは、PCB設計の性能を維持し、EMI（電磁干渉）の問題を最小限に抑えるために不可欠です。効果的なパワーデリバリーネットワーク（PDN）を設計する際には、デカップリングキャパシタの組み込みや、スタックアップ内でのパワープレーンや銅ポリゴンの使用など、いくつかの一般的な技術が使用されます。 しかし、広く受け入れられている方法や神話の中には、実際には効果がないだけでなく、ボードの性能に悪影響を及ぼすものもあります。 アンチレゾナンス 一つの人気のある技術は、10nFから1µFまでの異なるサイズの複数のキャパシタを使用することです。大きなキャパシタが集積回路（IC）にエネルギーを供給し、小さなキャパシタが高周波ノイズをフィルタリングするという考え方です。このアプローチは論理的に思えますが、PDNの全体的なインピーダンスを減らそうとするときに実際には逆効果になることがあります。逆効果になる理由は、実際のキャパシタは理想的に振る舞わず、高周波数で顕著になる寄生効果を持っているためです。 コンデンサは、その共振周波数までのみ容量性インピーダンスを示します。この点を超えると、コンデンサのパッケージ内の寄生成分がインピーダンスに影響を与え始め、コンデンサの振る舞いがより誘導性を帯びるようになります。全体の容量を高め、インピーダンスを低くするために異なるサイズのコンデンサを使用する試みは、重大な課題を提示することがあります。これは、各コンデンサが独自のインピーダンスプロファイルを持ち、その特有の特性によって影響を受けるためです。各コンデンサは異なる共振周波数も持っており、これらのインピーダンスプロファイルが互いに重なる状況につながります。このインピーダンスプロファイルの重なりは、特定の周波数でより高いインピーダンスピークを引き起こします。これらのピークは、コンデンサのさまざまな共振周波数間の相互作用によって発生します。 図2 - アンチレゾナンス — 異なるインピーダンスプロファイルを持つ異なるサイズのコンデンサを並列に配置する効果。出典: fresuelectronics.com 記事を読む
EMI Series Part IV PCB設計におけるEMI制御の習得：低EMIのためのPCB設計方法 1 min Blog PCB設計者 PCB設計者 PCB設計者 PCB設計におけるEMI制御をマスターするシリーズの第4回目へようこそ。 PCB設計におけるEMI制御のマスタリング。この回では、効果的なPCB設計に不可欠な電磁干渉（EMI）の管理に関する高度な側面を探ります。 プリント基板（PCB）を設計する際の主な課題は、設計が放射された排出と導かれた排出の両方のテストに合格できるようにすることです。これは、規制基準を満たし、意図した環境でPCBが適切に機能し、他のデバイスやシステムへの干渉を引き起こさないようにするために重要です。 同様に重要なのは、外部および内部の排出に対する免疫を達成することで、最終製品の信頼性と性能を確保することです。 図1 - Altium Designer®でのPCB設計の例 電磁干渉（EMI）の設計では、排出は主に回路内の電流の変化によって引き起こされることを理解することが重要です。これは、内部の電流変化により、すべての回路が必然的にある程度の電磁放射を発することを意味します。設計者にとっての主な課題は、この放射の程度を管理し制御することです。 より良い電磁両立性（EMC）を達成するためには、これらの電磁放射を効果的に含有し最小限に抑えるプリント基板を設計することに焦点を当てる必要があります。 これには、2つの主要なタイプの放射を対処することが含まれます： 差動モード電流による放射； 共通モード電流による放射。 図2 - 回路内の差動モード電流と共通モード電流（共通モード電流の戻り経路は示されていません）。参照：Dario Fresu これらの電流を理解する最も簡単な方法は、差動モード電流を異なる経路を通って「反対方向」に流れるものと考えることであり、共通モード電流は回路の経路に沿って同じ「共通」の方向に流れます。 差動モード電流からの放射を最小限に抑える方法 差動モード電流は、回路の正常な動作に不可欠です。これらの電流は、集積回路（IC）とコンポーネントの間を流れ、PCB内の回路の設計の一部です。 記事を読む
高速PCBでACカップリングコンデンサを使用する方法 高速PCBでACカップリングコンデンサを使用する方法 1 min Blog 電気技術者 電気技術者 電気技術者 高速インターフェース、例えばSFPコネクタのTXおよびRXライン、PCIeレーン、メディア独立インターフェース（MII）ルーティングでは、ドライブコンポーネントと受信コンポーネントの間にACカップリングキャパシタを使用します。ACカップリングキャパシタは単純な機能を果たします：差動信号からDCバイアスを取り除き、受信側で感知される差動電圧が特定の範囲内になるようにします。受信側は、そのオンチップまたは外部終端回路の一部として、受信した差動信号に自身のDCバイアスオフセットを復元できます。これは、DCカップリングがマッチした抵抗器を使用し、回路の各側がDCバイアスを必要とするものの、受信チップ上でバイアスを内部的に設定するメカニズムがない場合と異なります。 ACカップリングキャパシタに関する大きな議論と、それらを高速チャネルでどのように使用すべきかについては、2つの領域に分かれます： キャパシタはどこに配置すべきか？ドライバーに近い場所、受信側に近い場所、または配置は重要ではないのか？ キャパシタの下にグラウンドカットアウトを配置すべきか？これはスタックアップ全体を通過し、他のすべての信号に対するルーティングキープアウトとして機能すべきか？ この記事では、これらの点について調査します。私の立場は明確であり、この問題について語った他のSI専門家と一致しています。リンクの両端の終端がチャネル帯域幅内にある場合、ACカップリングコンデンサの位置は重要ではないはずです。もちろん、リンクの両端の終端品質にはわずかな偏差があり、終端は決して目標インピーダンスで完璧ではないため、実際のチャネルではこの振る舞いからわずかに逸脱する可能性があります。 ACカップリングコンデンサの選択 差動伝送線路に配置されたACカップリングコンデンサは、周波数の関数としてインピーダンスの不連続のように見えます。非常に低い周波数では、ACカップリングコンデンサは非常に大きなインピーダンスを示し、信号の低周波成分をブロックします。非常に高い周波数では、ACカップリングコンデンサは信号に対して透明であるように見え、ACカップリングコンデンサを通して見た入力インピーダンスは伝送線路のインピーダンスのように見えます。コンデンサのパッドやコンデンサのESL値からの他の寄生要素を除けば、ACカップリングコンデンサは非常に高い周波数で最大の信号を通過させると期待されます。 これにより、AC結合された差動チャネルで有効ないくつかのシンプルなコンデンサ選択および配置ガイドラインが提示されます： 差動ペアに沿ってキャパシタを対称的に配置し、必要に応じてトレースをパッケージにファンアウトさせてください。 トレースの幅を超えないパッケージサイズとフットプリントを選択してください。 小さいパッケージサイズを好むと、ESL値が低くなります。 典型的なキャパシタの値は10 nFまたは100 nFです。 次に、配置ガイドラインを見て、その指導が文脈化できるかどうかを確認しましょう。 ACカップリングキャパシタの位置 上記の要因はACカップリングキャパシタの選択に対処していますが、キャパシタを配置すべき場所については対処していません。この点に関するガイダンスも半導体メーカーによって大きく異なり、専門家からのガイダンスはしばしば文脈を欠いています。これらのキャパシタをどこに配置すべきかを見るために、ドライバー、レシーバー、またはその間のどこかにこれらのコンポーネントを配置する決定をサポートするかもしれないテストデータとシミュレーションデータを見てみましょう。 ACカップリングキャパシタのテストデータ まず、ドライバーとレシーバーの両方にACカップリングキャパシタを使用する差動チャネルでのアイダイアグラムを示すテストデータを見てみましょう。以下の画像は、 EverExceedが提供したテストデータを示しており、このテストデータはアイダイアグラムを使用して二つの状況を比較しています。各ケースで、ACカップリングキャパシタは4.1インチのインターコネクトに沿って配置され、ドライバーまたはレシーバーからそれぞれ100ミルの位置にACカップリングキャパシタが配置されました。 記事を読む
EMIシリーズ 第3部 EMI制御をマスターするPCB設計：EMC設計のためのスタックアップの選び方 1 min Blog PCB設計者 PCB設計者 PCB設計者 電磁両立性（EMC）の面で優れた性能を発揮するPCBを設計する際に習得する最も重要な概念の一つは、PCBのレイヤースタックアップの選択です。 図1 - Altium Designerのレイヤースタックマネージャーツール これは、電磁場をPCB設計内で適切に保持することと密接に関連しているため、最も重要な側面の一つとなります。 この「PCB設計におけるEMI制御の習得」シリーズの第3記事では、これらの概念をさらに探求し、他の重要なEMCの概念についても見ていきます。 信号が回路内で伝播するためには、完全な電流ループを形成するために2つの導体が必要です。一方の導体が信号を運び、もう一方が復帰経路を提供し、電流が流れ、信号が効果的に伝送されることを保証します。導体の一方を 信号導体と呼び、もう一方を信号復帰および 参照導体と呼びます。復帰参照導体という名前は、その仕事が信号の参照（またはゼロボルト）だけでなく、信号電流が発生源に戻るための最小インピーダンスの経路を提供する必要があるためです。最小インピーダンスの経路を実現するために、トレースではなく平面を選択し、この平面は信号のインピーダンス不連続を作り出す可能性のある分割、切断、またはその他のセグメンテーションを持たないべきです。 この基本的な概念から、信号を持つ各層には、復帰および参照経路を提供する第二の導体、復帰参照平面が必要であることがわかります。このシンプルなルールに従うことで、隣接する復帰参照平面（RRP）と各信号層をマッチングすることによって、スタックアップの設計方法を決定できます。 以下は、電磁干渉を最小限に抑えるためのスタックアップの例です。 2層スタックアップの例 2層スタックアップでは、1層を信号と電力トレースに専用し、2層目をソリッドなリターン参照平面とする構成が可能です。 図2 - Altium DesignerのLayer Stack Visualizerツールを使用した2層スタックアップの例 記事を読む
高速設計における信号反射の理解 高速設計における信号反射の理解 1 min Blog シミュレーションエンジニア シミュレーションエンジニア シミュレーションエンジニア はじめに 信号反射とインピーダンスマッチングに関する工学は、高速デジタルシステムの設計に関連する基本的なトピックの一つです。高ビットレートのデジタルシステムの場合、ビットの状態「0」と「1」についての情報が矩形波信号の形で送信されるとき、上昇（または下降）エッジの立ち上がり（または下がり）時間は、バイナリ信号の周波数に対して無視できると想定されます。しかし実際には、デジタル信号が無限に速く上昇または下降することはありません。立ち上がり（および下がり）時間は、送信機、受信機のパラメーター、および伝送路の物理的特性を含む信号経路のパラメーターによって決定されます。 高速システムの場合、立ち上がり時間と下がり時間は1ns以下と短くなることがあります。デジタルシステムのバイナリ信号の周波数は数GHzに達することがあり、比較的矩形の形状を維持するためには、上昇および下降エッジはビット期間の一部であるべきです。 電磁波の伝播速度（伝送線路内の電圧と電流の伝播）は、伝送線路の種類や基板の種類など、いくつかの要因に依存します。例えば、FR4基板とマイクロストリップ伝送線路の場合、伝播速度は約160Mm/s（メガメートル毎秒）または525Mft/s（メガフィート毎秒）です。もしエッジの立ち上がり（または立ち下がり）時間が例えば200psであれば、立ち上がり（または立ち下がり）エッジは伝送線路を立ち上がりまたは立ち下がり時間中に32mmまたは1.25インチ移動します。 信号形状を保持するかどうかは、PCBに沿った伝送線が、立ち上がり（または立ち下がり）エッジが移動する距離と比較して長さがある場合に、インピーダンスの連続性を維持し、受信側で適切な終端を行うかどうかに依存します。非常に短い接続やデジタル信号の立ち上がり（立ち下がり）時間が遅い場合、ここで説明されている反射の現象は観察されないかもしれず、スキップされる場合があります。経験則として、信号エッジが移動する距離（つまり、伝播時間と伝播速度の積）が伝送長の10％以上である場合は、出力、入力、および伝送線を適切にマッチングすることが求められます。この手順はインピーダンスマッチングと呼ばれ、PCB上のトレースの設計および抵抗器で構成されるマッチングネットワークを含みます。 インピーダンスマッチングと抵抗マッチング インピーダンスマッチング条件を決定する関係はよく知られています。TXの出力インピーダンスが受信機のインピーダンスの複素共役であり、送信機と受信機を接続する経路の抵抗が送信機と受信機の実部と同じである場合、信号経路はマッチしています。デジタルシステムの実際のケースでは、送信機または受信機経路の複素共役インピーダンスマッチングネットワークを実装することによってマッチングは行われません（これは、任意の虚数インピーダンス成分をキャンセルするために信号線にインダクタとキャパシタを追加する必要があります。また、このタイプのマッチングは通常狭帯域なのでデジタルシステムでは実用的ではありません）。 一般的な実践は、送信および受信ICの抵抗部分のみをマッチさせ、伝送線の特性インピーダンスを純粋に抵抗的にすることです。この場合、必要なマッチングを提供するためには抵抗器のみが必要です。例えば、ドライバー出力に直列抵抗器を配置することは、送信機を伝送線にマッチさせる可能性のある解決策の一つです。受信機では、グラウンドへの並列抵抗器を使用できます（または、差動ペアの場合 - 差動ペアを形成するトレース間に抵抗器）。受信機の終端トポロジに関連するいくつかの例は、Altium Designerで利用可能なSignal Integrityツールから取られた図1に示されています。 図1: Altium Designer シグナルインテグリティツールで利用可能な終端トポロジー デジタルシステムにおける信号反射の例 この章では、50Ωシステムに基づいている反射波形との信号マッチング例について議論します - ラジオ周波数設計に共通のシステムですが、このセクションで提示される関係は、他のインピーダンスプロファイルを使用するデジタルシステムや、差動ペアによって信号が送信される場合にも適用されます 記事を読む