シグナルインテグリティ

リソースライブラリを参照して、PCB設計とシグナルインテグリティの詳細をご覧ください。

What is Signal Integrity? PCB Design Fundamentals xSignals in Altium Signal Integrity Stimulus Design Rules Basics of Signal Integrity Analysis

Filter

見つかりました

Sort by

高速＆RFビアトランジションの設計方法

高速＆RFビアトランジションの設計方法 1 min Blog 高速PCBやRF PCBでは、層間で信号を運ぶビアトランジションをしばしば作成する必要があります。この記事では、これらのトランジションをどのように設計するかを見ていきます。

RFトレーステーパー

インピーダンスマッチング用の RF トレーステーパの設計方法です 1 min Blog 一部のカットオフ周波数（f-min）を超えると、テーパ伝送線路テーパ構造は、ほぼ実際のインピーダンスを持つ 2 つの伝送線路間で優れたインピーダンス整合を提供できます。

反射なしマッチング対共役マッチング

反射なしマッチング対共役マッチング：一見矛盾しているように見える 1 min Blog 反射なしマッチングと共役マッチングは矛盾していますか？パワーウェーブとSパラメータの公式を見ると、これらが異なる点がわかります。

高速PCB設計解析: シミュレーションとシグナルインテグリティ解析

高速PCB設計解析: シミュレーションとシグナルインテグリティ解析 1 min Blog 夏の終わりが近づくと、私は家族を集め、魔法をかけられたようなワクワク感を求めてステートフェアに向かいます。フェアが開催される場所は、普段は人けがなく、荒れ果てた風景の中、小さなほこりのかたまりが風に吹き飛ばされていきます。ところがフェアが始まると、そこは活気に満ちあふれます。ゾウの耳がついたブース、動物や実演を見せる建物、大声で叫ぶ子供たちを乗せた娯楽用の乗り物などが並びます。それは、全ての部分が動く、ジャグリングのような曲芸的状況です。高速信号に対応したPCBの組み立てには、設計、コンポーネント、高速信号を扱うジャグリングのような部分があります。これらの高速信号には、不要な伝送線路が回路基板に大混乱を引き起こす可能性があります。混乱の多くはPCBレイアウト自体で発生します。レイアウトのどの部分がこのような混乱をもたらすかを把握しておくと、基板をレイアウトしながら問題を解決できます。適用したレイアウト手法がシグナルインテグリティにとって最適かどうかは、膨大な量の計算が必要な手間のかかる解析を行うか、シグナルインテグリティシミュレーションツールを使用することで明らかにできます。この記事をお読みいただいた後、ご自分の基板にとってどちらがより効果的かを判断してください。不十分なシグナルインテグリティシミュレーションツールシグナルインテグリティシミュレーションツールが不十分だと、魔法はカオスと化します。インピーダンス計算機能は誤った計算結果を返します。計算は、レイヤのスタックアップやPCBデザインルールで定義された材料の誘電率と矛盾します。シミュレータはモデリングのリターンパスを前提とするので、GNDプレーンに不連続な部分があると、計算から除外されます。3Dフィールドソルバーは、完全に誤った差動ペアのインピーダンスを算出して返します。ツールは単純で、デザインルールを考慮したPCBレイアウトのお決まりのオプションに対応していません。このツールには、リジッドフレキシブルのルールとシミュレーションが含まれています。そのシミュレーション環境では、波形が生成されますが、わかりにくいものになっています。さらに詳しく調べるには、複雑なコマンドを手動で実行して、普通の状態の値を求める必要があります。これは、3Dフィールドソルバーでも同様です。電気的に長いトレースの解析で一般的な選択項目がユーザーインターフェースに含まれていないので、自信を持って高速シグナルインテグリティの回路基板をレイアウトすることができません。インテリジェントなEDAツールによる知力の上手な活用結果を解釈する時間の浪費明らかなエラーを解析するためにシミュレーションツールの結果を調べると、何時間もかかります。メニューを使った移動は、慎重な操作が必要です。インピーダンス計算機能をあれこれ操作して、トレースのインピーダンスの計算に誤ったパラメーターが使用されたことを明らかにしようとして、無駄な時間がかかります。シミュレーションに使用されたパラメータが、PCBレイアウトのルールセットと一致しないことを発見しようとして、時間を取られます。誰がそんなことを予想したでしょうか? 面状材料の固有の電気容量と誘電率の正しいパラメータがないと、算出されたインピーダンスが高速信号の反射やリンギングを本当に抑えるかどうかを確信できません。シミュレーションは、ドリルファイルの不足など、周囲のちょっとした異常により失敗します。シミュレーションのセットアップにさまざまなPCBエディタと設定が必要であることを考えると、ドリルファイルの不足によって生じる失敗は、セットアッププロセスに混乱をもたらします。エディタおよび設定メニューに与えられる、選択したパラメータを何度も尋ねることになります。シグナルインテグリティの高速信号をシミュレーションするツールを分析していると、ヘルプページやアプリケーションノートの検索でより多くの時間を無駄に使います。最終的に、シミュレーションの結果を示す波形ができあがっても、不要なデータが表示されることが多々あります。手元に強力なツールがあっても、自分の回路基板について適切にガイドしてくれる使いやすいユーザインターフェースがなければイライラが募ります。最終的に整合性がどうなるかはわかりません。整合性の問題を特定して解消する優れたツール PCBデザインルールで設定されている材料パラメータを、ツールのインピーダンス計算機能で使用できたら、すばらしいと思いませんか? インピーダンスを計算するため、デザインルール全体にツールポート情報が格納されていれば、回路設計に基づいて正しいコンポーネントとレイアウトが実装されたプリント回路基板が、製造業者から戻ってくることを確信できます。シミュレーションに PCBのデザインルールのパラメータを使用すると、信頼できる結果になります。波形を表示して、回路設計とPCBレイアウトの両方のシミュレーション結果を示すことで、技術者とレイアウト設計者がシグナルインテグリティの問題と解決に対応しながら設計を作り込んでいくことができます。これにより、解析を実行し、手作業で得たベストプラクティスを適用し、PCBの製造を待ってシグナルインテグリティを検証するという推測に基づく作業がなくなります。 Altium

銅箔を選択する方法です

高周波PCB設計のための銅箔の選び方 1 min Blog 高周波PCBスタックアップに適した銅箔の選び方を学びましょう。これらの考え方は、高速PCBの銅の選択にも適用されます。

ビアインピーダンス計算機

なぜほとんどのビアインピーダンス計算機が不正確なのか 1 min Blog PCB設計者

PCB設計者

PCB設計者

PCB設計者ビアインピーダンス計算機は、インピーダンス制御が通常必要とされない低周波数範囲でのみ有用です。

NVMe M.2 PCIe コネクタスタブ

PCIeコネクタ上のスタブに関する簡単な研究 1 min Blog スタブは、高速PCB設計において重要な話題であり、高速デジタル相互接続の全てのビアからスタブを常に取り除くべきだという長年のガイドラインがあります。スタブは高速ラインにとって悪いものですが、必ずしも取り除く必要はありません。より重要なのは、損失プロファイルと周波数を予測し、そのような損失を防ぐために適切にフロアプランを立てることです。この記事では、Altium Designerに同梱されているMiniPCの例題プロジェクトを使用して、高速PCB上でのPCIeルーティングに関するいくつかのシミュレーション結果を見ていきます。問題となるシミュレーションでは、コネクタから出るPCIeレーンのSパラメータを計算します。これらのシミュレーション結果を見ることで、スタブがビアやコネクタの遷移においてシグナルインテグリティにどのように影響を与えるかを、シミュレーションの観点から理解するのに慣れていない設計者が、適切なコンポーネント選択、配置、およびルーティングの選択を行うのに役立ちます。スタブとPCIeルーティングにおける潜在的な問題 PCIeルーティングでは、レーンはAC結合キャパシタを備えた差動ペアとしてルーティングされます。これらの差動ペアをコネクタを通して周辺機器、例えば拡張カードに接続することが一般的です。これらの拡張スロットコネクタを通してルーティングする過程で、最大帯域幅を制限する可能性のあるライン上に残余スタブが存在する場合があります。これはシミュレーションで非常に正確な結果を得ることができ、PCIeチャネルの正確な帯域幅を特定することができます。高速伝送線上のスタブは、PCIeレーン上で高周波インピーダンストランスフォーマーのように振る舞うことができるため、損失や反射を引き起こす可能性があります。この記事でスタブ分析についてさらに読む。 PCIeレーン上のスタブを制限することが推奨されていますが、アドインカードやモジュールにルーティングするために使用されるコネクタ上に存在する可能性があります。例として、垂直に取り付けられたPCIeアドインカード用のエッジコネクタはスルーホールコンポーネントであり、コネクタと同じ層上でルーティングする際に使用可能な信号帯域幅を制限する役割を果たす可能性があります。特にキャパシタの配置を考慮する場合、反対側の層でのルーティングが好ましいかもしれません。 PCIeレーンのコネクタスタブ損失の例信号がビアスタブを通過する際に発生する干渉効果や、PCIeレーンに沿ってDCオフセットを除去するためのコンデンサが必要であるため、コネクタを介してルーティングする際にビアスタブが損失にどの程度影響を与えるかを研究する価値があります。問題のMiniPCボードは、以下に示すように、PCIeインターフェースを備えたArria 10 FPGAを使用し、スロットコネクタにルーティングされています。以下の分析に必要な他の重要な仕様は、ボードの厚さと誘電率です：ボード厚さ = 2.028 mm 全層でDk