Skip to main content
Mobile menu
PCB設計
Altium Designer
世界中の設計者に支持される回路・基板設計ソフトウェア
CircuitStudio
エントリーレベルでプロ仕様のPCB設計ツール
CircuitMaker
個人、オープンソース、非営利団体のための無料PCB設計ツール
Altiumに乗り換える理由
他のPCB設計ツールからAltiumに乗り換える理由と方法を確認する
ソリューション
Altium Enterprise ソリューション
デジタルトランスフォメーションへの 最終ステップ
電子部品プラットフォーム
世界中の技術者が利用するOctopart
Altium 365
リソース&サポート
製品情報
無償評価版
ダウンロード
拡張機能
リソース&サポート
Renesas / Altium CEO Letter To Customers
全てのリソース
サポートセンター
マニュアル
Webセミナー
コミュニティ
フォーラム
バグの報告
アイディア
教育
専門家育成トレーニング 資格取得プログラム
Comprehensive Career Training for Altium Software and Design Tools
大学・高専
Academic Licenses, Training, Sponsorships and Certificates for Higher Education
オンラインストア
Search Open
Search
Search Close
サインイン
PCB Design and Layout
Main Japanese menu
ホーム
PCB設計
PCB設計コラボレーション
コンポーネント管理
設計データ管理
製造出力
ECAD-MCAD共同設計
高密度配線(HDI)設計
高速設計
マルチボード設計
PCBレイアウト
PCB配線
PCBサプライチェーン
パワーインテグリティ
RF設計(高周波回路)
リジッドフレキシブル基板設計
回路設計
シグナルインテグリティ
シミュレーション/解析
ソフトウェアプログラム
Altium 365
Altium Designer
PDN Analyzer
リソース
エンジニアリングニュース
ガイドブック
ニュースレター
ポッドキャスト
Webセミナー
ホワイトペーパー
無料トライアル
PCB Design and Layout
Highlights
All Content
Live Webinars
Filter
Clear
Thought Leadership
インピーダンス配線をコントロールするためのプリプレグとコア使用の比較
適切な層の材料で、インピーダンスをコントロールした設計をしていますか ? PCB設計のより細かい点について最初に学び始めたとき、コアは特殊な材料であるという印象を受けました。これは必ずしも真実ではありません。設計者には、要求に最も適したコア/プリプレグの配置を選択する自由があります。インピーダンス配線の制御に関して言えば、特に高周波数では、分離絶縁体としてコア層とプリプレグ層のいずれを使用するかが重要な問題になります。 それでは、どちらの層がインピーダンス配線のコントロールに最適なのでしょうか? 基板のインピーダンスをより細かく制御するには、ガラス繊維の影響を考えるに先立ち、より高い、比誘電率の均一性が必要です。また、製造後の基板の比誘電率の一貫性と予測可能性も高い必要があります。ここでは、プリプレグ層とコア層の位置を決定する際に、レイヤー構成に適した材料をどこで慎重に購入する必要があるかを説明します。 プリプレグvsコアにおけるインピーダンス コントロール コアは、厚くて硬いガラス繊維の層で、通常は層数の少ない基板の中央に配置されます。私が見た限りでは、「コア」という語を使用すると、新人設計者は文字どおり、「あらゆる設計は、基板の中心にコアがあり、その周りに他の層が組み込まれているに違いない」と受け止めます。私は、特に層数が増加するにつれて、これは必要条件ではないことを後から学びました。実際には、コアとプリプレグの層が交互にあり、中央の層は必ずしもコア層ではありません。重要なのは、コア層が配置されている場所に関係なく、レイヤー構成は対称であるという点です。 プリプレグは、製造の時点では完全には硬化していない材料で、コア層間の接着剤を形成します。最近かかわった、 板厚が標準的な1.57mmの基板を扱ったプロジェクトでは、外層にRogersのコア、内層にFR4プリプレグ/コアを使用しましたが、このタイプのハイブリッド多層板 (FR4にPTFEを積層) はよく使用されます。材料によってコストが異なるので、コストは結果を左右する要因です。したがって、低損失の積層板は、一般に高速/高周波信号を伝送する層のために予約されています。 通常、比誘電率と厚さの両方に関して、コア層はプリプレグ層よりも高い再現性を持っています。これは、コア材料がすでに銅箔と結合されているからです。これに対し、プリプレグの製造業者は原材料の比誘電率の範囲しか指定できず、アセンブリ後の比誘電率を指定していません。そのような状況が、相互接続上の信号によって参照される実効比誘電率を決定します。特殊な低損失プリプレグ積層板の中には、比誘電率が非常に幅広いバリエーション (50%以上) を持つものがあります。 シングルPly CoreかダブルPly Coreか? ガラス繊維の織り方が異なるコア材料の中には、比誘電率が大きく異なるものがあります。これは、特定のコア材料がシングルplyかダブルplyかによっても異なります。106コアと106/1080コアが完璧な例です。これらの材料の比誘電率は約10%変動しますが、既存のデザインを使って、シングルply coreとダブルply
Concord Pro とコンポーネント作成
Altium Concord Pro
™
は単独製品およびブランド名としては廃止され、その機能は現在、Altiumのエンタープライズソリューションの一部として提供されています。詳細は こちら。 はじめに まず最初に、何も言う前に、 Altium Concord Pro
™
を使い続けるほど、それが好きになってきました。実際、私はそれを愛しています。Altiumは、彼らが提供するツールの品質で何度も私を驚かせてきました。いくつかの例を挙げると: Draftsman
®
、ACTIVEBOM
®
またはActiveRoute
®
、そしてConcord Pro(私が最高の一つと分類するもの)です。これらなしでどうやって今まで生き延びてこれたのでしょうか。 Altiumとの関わりを通じて、そしてほぼ毎日そのツールを使用している私が知っているのは、彼らを動かしている哲学は、デザイナーが仕事をより簡単にするために必要なものを彼らの手に渡すことです。Concord Proはそれを実現します。 最近、新型2020コルベットの広告を見ました。それはまさに獣です。6.2リッターV-8、500馬力、5,150rpmで470フットポンドのトルク。非常に驚いたのは、0から60MPH(約100Km)までわずか3秒で加速することです。そのように急発進するときに受ける首のむち打ちのために、追加の医療保険が必要かどうか疑問に思います。それは利用可能な8ギアのうち1-5ギアを使用して達成されますが、もしドライバーが1速からシフトアップする習慣がなかったらどうなるのかと思いました。それは、すべてのパワーが未使用のままになるという、絶対的な無駄でしょう。 この獣の力を見逃すことがないのと同じように、ECADソフトウェアの力を見逃してはいけません! なぜ私たちはECADソフトウェアで同じことをするのでしょうか(私たちが使用しているものは何でも)?Altiumと、今ではConcord Proを使って、市場で最も強力なツールの一つを手に入れました。しかし、多くのPCBデザイナーは、初速から抜け出せないでいます。それは非難ではなく、むしろデザイナーであるあなたへの挑戦です。ギアを変える時です。Concord Proは私たちの2020年型コルベットです—3秒で0-60まで加速する準備はできていますか? Concord
PCB設計におけるシリコンフォトニクス統合の課題
シリコンフォトニクスは、シリコンICで使用されている製造プロセスをそのまま使用します 最近のIEEEカンファレンスでリチャード・ソレフと会い、電子・フォトニック統合回路(EPICs)の現状について話し合う機会を得ました。彼はしばしば「シリコンフォトニクスの父」と呼ばれており、その理由は明らかです。彼に優しく頼めば、シリコン上に直接フォトニック回路としての基本的な論理ゲートをどのように構築するかを教えてくれるでしょう。 今はシリコンフォトニクスにとって画期的な時期です。この技術は数十年前から存在していますが、現在、大量商業化の寸前にあり、大衆に提供されようとしています。標準的な電子部品で動作するシステムにシリコンフォトニクスを統合する前に、克服すべきいくつかのエンジニアリングの課題がまだあります。 ICおよびPCB設計における100 Gbps+の課題 ここまで読んでまだ混乱している人のために、いくつかの背景を説明します:フォトニック回路とは、光のみを使用して動作する回路要素です。これらの回路は、光学および電子工学のコミュニティで主要な話題です。12年前、設計者は銅を介して100 Gbpsでデータを転送できる単一リンクの作成について話していました。 銅は短距離で100 Gbpsのデータ転送を可能にすることがわかり、一方で光ファイバーは長距離で最適に機能します。遅い機器でも並列化を使用して、データレートを100 Gbpsや400 Gbpsに増加させることができます。100 Gbpsネットワークで動作するために必要な光学機器は、非常に特定の設計要件を持ち、すべての電子部品と普遍的に互換性があるわけではありません。 データレートが増加するにつれて、PCBやIC内の電気信号の整合性の問題がより顕著かつ目立つようになり、その結果、信号の立ち上がり時間が短くなります。ICレベルでは、データレートの増加に伴い、相互接続遅延時間、伝播遅延時間、およびクロストークの強度がすべて増加します。PCBレベルでは、クロストーク、 放射されたおよび伝導されたEMI、および熱管理が、高速設計の重要な考慮事項となります。光学部品は、電子部品で見られる同じ信号整合性の問題に悩まされない、より高帯域幅の解決策を提供します。電子IC設計におけるより大きな並列性は、光学部品によって提供されるより高帯域幅の解決策を必要とします。 フォトニック集積回路(PIC)と電子・フォトニック集積回路(EPIC)に注目してください。前者の回路は、多数のフォトニック要素を単一のパッケージに統合して、完全に光で動作するように設計されています。後者の回路は、光を使用して動作するように設計されていますが、これらの回路には電子要素が現れることがあります。したがって、これらの回路は、電子部品の帯域幅に応じて、標準的な電子部品ともインターフェースできます。 なぜフォトニクスで、なぜシリコン上なのか疑問に思うかもしれません。シリコン製造所とチップ製造能力の成熟度は、これらの伝統的な製造プロセスをフォトニック回路に即座に適応させることができることを意味します。もし私たちが近いうちにPICやEPICを見ることになるなら、それらは最も確実にシリコンフォトニクス技術に基づいて構築されるでしょう。 将来的には、これらのICをPICやEPICとインターフェースすることになるでしょう PCBでのシリコンフォトニクスの使用における課題 シリコンの素晴らしい点は、1550 nmの波長で透明であるため、1550
PCB設計におけるガードトレースとは何か、そしてそれは機能するのか?
PCBレイアウトにおけるガードトレースは、依然として多くの矛盾する情報が存在するトピックの一つです。その使用に関してさまざまな参照を見つけることができます。どのタイプの設計—アナログ回路、ミックスドシグナル、またはデジタル—がガードトレースの使用から最も恩恵を受けるのか、ガードトレースが電磁場をどのように遮断するのか、トレースの端が浮いていること、一方の端が接地されていること、または両端が接地されていることの重要性、そしてガードトレースの使用から最も恩恵を受けるトレースのタイプ—マイクロストリップまたはストリップライン—について混乱があります。この記事では、これらのトピックすべてに対処し、ガードトレースがその実装に関係なく実際には価値を提供しない理由、およびトレースの平面上の高さとトレースの分離がクロストークを制御する最良の方法である理由を文書化した実際のハードウェアからのデータを提示します。 ガードトレースの起源 ガードトレースは、特に非常に高いインピーダンス、低ノイズのアナログPCB設計、そして非常に低い電源を持つ製品の実装において、確かにいくつかの価値を持っています。例えば、高インピーダンスと低周波数を持つEKGマシンでは、外部からトレースへの静電容量結合が発生するリスクがあります。信号が非常に低いため、外部から少しの干渉でもそれを乱すことがあります。この場合、信号トレースの周りにガードトレースを配置することで、静電容量結合を抑制することができます。では、アナログとデジタルの設計についてはどうでしょうか?製品がアナログデバイスかデジタルデバイスかに基づいて、ガードトレースの有無の価値を分析することは難しいです。アナログという用語に基づいて状況を定義することは、あまりにも一般的すぎます。例えば、高出力のオーディオアンプもアナログです。 混合信号設計においても、ガードトレースの良い「対象」として分類できるかどうかについて同じことが言えます。混合信号製品の実装は、アナログ信号から始まり、ある時点でデジタル信号に変換されます。これはAからDへのコンバータによって達成され、これが混合信号製品の通常の定義です。今日の製品実装では、すべての無線は内部でデジタル化されており、RF部分でさえもです。RFデジタル回路はもはやL(インダクティブ)およびC(キャパシティブ)ネットワークから作られていません。例えば、携帯電話では、LやCはどこにも見つかりません。アンテナは直接チップに入り、その信号をアナログからデジタルに変換します、それも非常に高いRF周波数でさえ。ガードトレースの使用に関する現在流通している様々な情報源では、近端および遠端のクロストークが注記されていることも指摘されるべきです。デジタル世界では、懸念されるクロストークは後方クロストークです。これは図1に示されています。 図1. 前方および後方クロストーク対長さ ガードトレースとは何か? ガードトレースの背後にある全体的な考え方は、2つの伝送線の間にガードトレースを配置すると、2つの間のEM(電磁)場を遮断し、それらの間で発生する望ましくないクロストークを抑制するというものです。実際には、2つの伝送線の間にガードトレースを挿入すると、それらの間の空間が増加し、クロストークが減少するのはその空間の増加によるものであり、ガードトレース自体によるものではありません。もしワイヤーがEM場を止めることができたら、変圧器は機能しません。期待されるのは、エネルギーがそのワイヤーを過ぎるとき、その途中でいくらかが拾われることです。変圧器を作るために、私たちはそれに依存しています。ワイヤーは磁場を止めません。 トレースは分散LCネットワークであり、ある周波数で共振します。その幾何学が適切であれば、設計上の関心のある周波数で共振し、クロストークを減少させるのではなく増加させるバンドパスフィルターを作り出すことができます。図2はそのような設計を示しています。これは1980年代後半に製造された失敗したスーパーコンピュータのバックプレーンのアートワークです。プロジェクトのエンジニアは、バックプレーンの伝送線のインピーダンスがドライバーを過負荷にすることを懸念していました。これを防ぐために、バックプレーンのインピーダンスは70オームに設定されました。バックプレーンの設計者は、望ましくないクロストークを制御するためにガードトレースを挿入しました。ガードトレースの長さは、コンピュータのクロック周波数で共振するようなものでした。その結果、バックプレーンを横切って伝播する信号間で望ましくない結合が発生し、コンピュータが不安定になりました。修正策は、設計を廃棄して最初からやり直すことでした。重要な市場の機会を逃さずに、全体の製品開発コストを抑えようとしているときに、これは決して良いアイデアではありません。 また、今日のインターネット製品では、PCBが回路と信号トレースで非常に混雑しているため、ガードトレースのためのスペースがありません。それらは物理的に不可能です。 図2. 「ガード」トレースを持つバックプレーンバス ガードトレースがクロストークを制御する目的は何か? ガードトレースの終端方法に関する情報が豊富にあり、それによってクロストーク制御の効果が高まることが示されています。選択肢には、フローティングガードトレース、一方の端で終端されたガードトレース、両端で終端されたガードトレースがあります。実際には、ガードトレースの終端方法に関わらず、それらはすべて共振LCネットワークであり、バンドパスフィルターを作り出すことができますが、主張されているような効果はありません。 さらに、トレースの両端をグラウンドプレーンに接続したからといって、そのトレースが「グラウンド」に追加されたわけではなく、EMフィールドを遮断する能力もありません。どのように端が接続されているかに関わらず、あらゆる種類のワイヤーはEMフィールドを遮断しません。トレース間の隔たりが、クロストークがどのように制御されるかを決定します。図3は、2本の線間の間隔を広げることが、それらの線間のクロストークを制御する方法であることを示しています。 図3. 後方クロストーク対エッジ間隔と最も近いプレーン上の高さ また、ストリップライン構成においてガードトレースが効果的であるためには、ガードトレースが結合長と完全に同じ長さでなければならないとされています。しかし、ガードトレースの幾何学的特性は、クロストークを制御する能力に影響を与えません。なぜなら、トレース間の空間がどれだけうまく結合を軽減するかを決定するからです。 PCBガードトレース:マイクロストリップ対ストリップライン いくつかの情報源によると、ガードトレースの効果はマイクロストリップとストリップラインのトポロジーで異なり、その結果、ガードトレースはマイクロストリップトポロジーには効果がないが、ストリップラインの場合はガードトレースの両端がグラウンドにショートされている限り効果があるとされています。したがって、ガードトレースの終端の有無は関係なく、どちらの構成においてもその効果は無関係です。
PCB設計プロセスの概念
ゴールデンゲートブリッジのような建築の傑作や、パリのノートルダム大聖堂のような歴史的建造物を見たことはありますか?そして、どのようにしてそのアイデアが生まれ、実行されたのか疑問に思ったことはありますか?いくつかの言葉が思い浮かびます:計画、計画、そして調整。 PCBとSOCパッケージデザインもそれに似ていて、つまり、部品、回路インターフェース、電源プレーン、数千の信号、ビアの遷移、そして多くの設計ルールが電気的に健全であり、必要な性能を持ち、かつ機械的なフォームファクターの制約と限界とも協働できるようにまとまる必要がある、真のパズルのようなものです。 PCBデザインの構成要素 良い入力チェックリストに従うことの重要性 エンジニアが考え、文書化されたコミュニケーションの形を作り出し、基本的に話を進める手助けとなるのが、入力チェックリストです。チェックリストは多くのことを定義でき、PCB設計の旅を始める出発点となります。また、エンジニアに設計で何を求めているのかを反映する時間でもあります。これまでのところ、エンジニアはほとんどの場合、電気的に考えており、(願わくば)回路図や部品探しに没頭していましたが、これからは物理的になる時です、笑。つまり、PCB上で電子がどのように流れるか、何が必要かを考え始めるということです。 私は基本を含むチェックリストを使用しています。設計を重ねるほど、これは筋肉記憶になります。レイアウトを行うエンジニアであれば、あなたの考え方はPCBデザイナーのように変わるでしょう。たとえば、部品番号よりも参照指定子を考えるようになるかもしれません。実現可能性の調査を行うのは早い段階で、入力チェックリストがそのフェーズを開始します。基本的に必要な項目はBOM、機械的入力、ルーティング/設計ルール、全体の厚み、インピーダンス要件、考慮すべき最小ピッチ部品で、必要なビア構造を定義するのに役立ちます。BGAの計算を行います。 機械的な協力 – キープアウトと高さ制限 プロジェクトを開始する上で、MCADとの協力は不可欠です。最初から機械的要件と同じページにいることが重要です。全体の基板厚、コネクタの位置/回転、配置のキープアウト、取り付け穴は、PCB設計の早い段階で正確に定義され、考慮されなければなりません。これは、あなたがこれから建てる建物の基礎です。フレームワークは、設計を適合させるための物理的制約と寸法であり、設計の成功には正確さが重要であることがわかります。過去には、MCADからの機械的ボードのアウトラインが底面図として示され、ECadには上面図として入ってくることがありました。これは部品配置に影響を与えますので、このようなことはしないでください。ビューが正しいことを確認し、可能な限り.idfや.idxファイルを共有し、その能力があれば同じステップモデルファイルも含めてください。これにより、成功したMCAD協力が保証されます。また、ヒートシンクの取り付け穴を移動できる場所を交渉する時期かもしれませんが、部品の配置も制限を決定します。例えば、高ピンカウントのBGAを角に配置し、信号で完全に埋め尽くされている場合、今が押し返す時です。なぜなら、角からルーティングを試みる際に詰まってしまい、より多くの信号層が必要になるからです。 ルーティングルールの重要性 ルーティングまたは設計ルールは、PCB設計をチェックするためのものです。私はしばしば、文書化されたルールを列車が走るべき線路として参照します。1つの文書で定義されたルールは、毎日または毎時変更され、追跡が困難な多数のメールと比較して、設計のパフォーマンスにとって重要な項目を見落としたり忘れたりすることが非常に容易になり、PCBデザイナーが一丸となってコミュニケーションを取り、レガシードキュメントを提供します。文書形式のルールのアイデアは、設計が遵守しなければならない制約や設計ルールとしてしばしば言及される、CADツールにルールを入力するために使用されます。これには、設計がタイミング、ノイズ、製造要件を満たすために従う物理的および電気的なルールが含まれます。 高速ルーティングとシミュレーション - 電力供給コンセプト デザインが形になり始め、ルールが定められ、配置と電源プレーンが定義されている今、デザイン上に存在する場合、最も重要なインターフェースと最も挑戦的な高速回路をレイアウトするのに適した時期です。全体のデザインに適したスタックアップを念頭に置くことが良いアイデアです。標準的なビアサイズを使用し、良好な収率アスペクト比を目指しながら、その回路をテストし、配置してルーティングし、そしてシミュレートする時期です。はい、重要なネットがルーティングされたら、最適なパフォーマンスの要件を満たしているかどうかを確認するために、今シミュレートします。この時点で、異なるスタックアップやビアの配置が必要であることがわかるかもしれません。たとえば、12GBPSを達成しようとしており、18層の.093厚さのボードでスルーホールビアを使用している場合、ビアスタブがパフォーマンスを達成するために反射を引き起こしていることがわかるかもしれません。盲孔ビアや埋没ビア、バックドリリング、または異なるボードスタックアップやインターフェースの選択を検討する必要があるかもしれません。 上で述べたこれら4つのステップは、成功したPCB設計のための枠組みを構築するための足がかりとなるはずです。これらのステップに従った私の経験は、一貫した結果をもたらしてくれました。まずは枠組みを構築することが重要だと信じています。次のステップは、シミュレーションが成功したかどうかです。PCBデザインのボード構成やビア構造、ビアのサイズ、またはDkが低く損失が少ない製造材料を変更する必要がありましたか?シミュレーションから多くを学ぶことができ、それが前進への道を築く助けとなります。 これらの項目は、シミュレーションや計算が行われ、高速インターフェースの初期の重要なルーティング/チューニングの後に明らかになるべきです。では、すべてがうまくいった場合、プロセスの次のステップは何ですか?ここからどこへ行くべきですか?スタックアップを確認しますか?設計の組織化ですか? それが、私がパート2で議論する内容です: 技術ごとのスタックアップ定義
IPCに準拠したフットプリントモデルの操作
エレクトロニクス業界は業界標準の恩恵を受けています。これらの標準により、選択したコンポーネントを設計間で再利用でき、仕様が一貫して、IPCに準拠した製造者が標準プロセスを使用して基板を構築できるという保証を設計者に与えます。これにより生産性が向上し、デバイスが確実に意図したように動作するようになります。 標準のIPC 7350シリーズ(具体的には、IPC 7351B)により、表面実装コンポーネントの領域パターンの一般的な物理設計パラメータが指定されます。この標準に適合させるには、さまざまなタイプのコンポーネントが特定のフットプリントを必要とします。製造業者はこの標準内で対処して、製品が品質の要件と信頼性の要件を満たし、再作業や破棄が確実に減るようにします。 PCBがIPC 7351B標準に準拠するとき、表面実装コンポーネントが標準化された領域の配置に準拠しない場合があります。コンポーネントを使用することはできますが、製造業者が特定のコンポーネントを操作するためにプロセスを適応させる必要があるので、彼らからの追加の設計コストを負担する必要がある可能性もあります。カスタマイズされた、独自のコンポーネントを操作している場合、コンポーネントをIPCに準拠するよう設計することは良いアイデアです。 IPC準拠のフットプリントを使用したコンポーネントの作成 全てのコンポーネントがIPCに準拠したフットプリントを使用しているわけではありません。幸いにも、最良のPCB設計ソフトウェアパッケージにはCADツールがあり、一部のシンプルな設計方法を適用する限り、これらのコンポーネントを操作することができます。例えば、領域のパッド間のピッチは標準トレース幅と違っており、これらの非準拠のコンポーネントを使用する場合は、設計ソフトでこの設定を変更する必要があります。 カスタムコンポーネントを使用するときに配置や配線の問題を避けようとするなら、手間を省いて直ちにIPCに準拠するコンポーネントのフットプリントを作成することができます。AltiumではIPC Compliant Footprint Wizardがアプリケーションの拡張機能として使用可能です。このウィザードではテンプレートを使用してIPCに準拠するコンポーネントのフットプリントを生成し、 手動でコンポーネントを作成するのに比べて、大幅に時間を節約します。 ウィザードにアクセスするには、新しいPCBライブラリファイルを作成する必要があります。これはスタンドアロンファイル、または既存のプロジェクトへの追加として作成することができます。この新規のウィンドウがアクティブな状態で、[Tool] メニューをクリックして [IPC Compliant Footprint Wizard] を選択します。さまざまなコンポーネントフットプリントを作成するオプションが表示されます。この例では、CQFPパッケージを使用します。
Pagination
First page
« First
Previous page
‹‹
ページ
11
ページ
12
ページ
13
現在のページ
14
ページ
15
ページ
16
Next page
››
Last page
Last »
他のコンテンツを表示する