2+N+2 PCB スタックアップ設計におけるHDIボード

高度なPCBと同様に、HDI設計で成功するためには、適切なスタックアップを設計することが重要です。これは信号と電力の整合性の観点から確かに真実ですが、製造のためにも重要です。使用するHDI PCBスタックアップは、基板を構築するために必要な一連の標準的な処理ステップに適合しなければなりません。IPC-2226 HDI PCB基準によると、いくつかの標準化されたHDI PCBスタックアップがあります。

中程度のピン数を持つ高密度BGAコンポーネントへのルーティングをサポートするために使用される一般的なHDIスタックアップは、HDIボードのための2+N+2 PCB層スタックです。このスタックアップは、複数のHDI層と従来の内層を使用して層スタックを構築するために、順次積層を使用します。この記事では、このスタックアップについて、およびそれがHDI PCBで使用される他の高度なスタックアップとどのように関連しているかを詳しく探ります。

HDI用の2+N+2 PCBスタックアップについて

IPC-2226基準（タイプIIIとして知られている）で定義されている2+N+2 PCBレイヤースタック構造は、以下に示されています。この図は、スタックアップの上部/下部における連続積層の数と、このPCBスタックアップの構築プロセスを示すために、レイヤースタックの爆発図です。上層はHDIルーティング層であり、スタックアップ内の内部層にアクセスするために薄い誘電体上でマイクロビアが使用されます。「2」の2+N+2は、2つの上部HDI層を内層セクションにスタックするために、PCBスタックアップで2つの連続積層ステップが必要であることを指します。

i+N+i PCBスタックアップ

一般的に、この構造はi+N+iスタックアップとして知られており、外側のセクションは、マイクロビアで接続されたi層の順次積層された層で構成されています。層スタックの内部は、上部と下部の端で外側のセクションに埋め込みビアで接続され、埋め込みビア部分（コアビアと呼ばれる）も他の内層に接続します。スタックアップの外側に任意の数の順次積層された層を使用することができますが、それが製造業者によって製造可能である限りです。例えば、3+N+3や4+N+4層スタックもHDI PCB製造業者によって提供される一般的なオプションです。

また、理論上Nに限界は技術的にはありませんが、実際には外層の厚さや総層数によって制限されることになります。マイクロビアスタックで見られる信頼性の問題（以下でさらに議論される）は、この内層には存在しません。なぜなら、外層との積層前に内層を接続するために機械的に穿孔されたスルーホールが使用されるからです。これにより、スタックアップ全体が構築されると埋め込みビアが形成されます。スタックアップが構築されると、標準の穿孔およびめっきプロセスを使用して、完成した層スタックのすべての層の間にスルーホールも配置することができます。

シーケンシャルラミネーション（または積層構築）

HDI PCBのスタックアップを構築するために使用される標準的なプロセスは、シーケンシャルラミネーションです。実質的に、スタックアップは各層を個別に形成してから、最終的なラミネーションステップで2+N+2のスタックアップ全体が形成されます。HDIスタックアップのシーケンシャルラミネーションに使用される最も一般的な材料タイプは、特に金属化ポリイミド、純ポリイミド、およびキャストポリイミドの樹脂コーティング銅（RCC）です。PTFEおよびFR4ラミネートもHDI層スタックアップに使用されます。

一部の製造工場では、シーケンシャルラミネーションで作成されたスタックアップにスタックドビアを使用できないと言われることがありますが、この点についてはいくらかの混乱があると思います。2+N+2構造はスタックドビアをサポートでき、コアビアがシーケンシャルにラミネートされた層の1つに延びる可能性があります。混乱は、タイプI HDIスタックアップ（下記参照）で定義されている2層にまたがるスタックドビアを実装することから来ていると思います。代わりに、表面層から内層へルーティングするためにスキップビアを使用し、この層ペアはコアビア層にラミネートされます。

• この記事でHDI製造プロセスについてもっと学びましょう。

その他の標準化されたHDIスタックアップ

2+N+2スタックアップは、高ピン数BGAをサポートする最も人気のあるHDIスタックアップかもしれませんが、IPC-2226基準で定義されている他のスタックアップもあります。これらはタイプIからタイプVIまで、複雑さが徐々に増すようにラベル付けされています。これらのタイプのスタックアップは以下に示されています：

コアオーバー（タイプIV）は、内部コア層の上に誘電体を堆積させるもので、HDIスタックアップの中ではあまり一般的ではありません。最も複雑なのはタイプV/VIで、エブリレイヤーインターコネクト（ELIC）としてよく知られており、スタックアップ全体に積層/段階的なマイクロビアが配置されます。

• この記事でELICについてもっと学びましょう。

これらの中で、タイプIからタイプIII（2+N+2）が最も一般的です。ただし、一部の製造業者は、能力や歩留まりの問題のために、2+N+2や3+N+3のスタックアップを超えることを避けることを推奨する場合があります。彼らは、各層に必要なトレースをすべて収めるためにファンアウト戦略に焦点を当て、高ピン数BGAに接触するように言うでしょう。私もこれに同意しますが、4+N+4スタックアップが必要な場合は、ELICをサポートする製造所を探すでしょう。

2+N+2スタックアップをECADツールにプログラムする準備ができたら、Altium Designer®のLayer Stack Managerを使用して、HDIスタックアップを定義し、ルーティングルールを作成してください。あなたとあなたのチームは、Altium 365™プラットフォームを通じて、高度な電子設計に効率的に協力し、生産性を保つことができます。高度な電子機器を設計および製造するために必要なすべてが、1つのソフトウェアパッケージに含まれています。

Altium DesignerとAltium 365で可能なことの表面をかすめただけです。今すぐAltium Designer + Altium 365の無料トライアルを開始してください。