基板のようなPCBがHDIの限界を押し広げる

Zachariah Peterson
|  投稿日 十二月 27, 2022  |  更新日 七月 1, 2024
基板ライクPCB

実際の電子製品は、組み込みアプリケーションの実装とクラウドプラットフォームやアプリケーションへの接続の両方から、徐々に賢くなってきています。組み込み開発チームは、これらの新世代の製品を作り出すために協力しなければなりません。PCBレイアウトエンジニア、組み込み開発者、さらにはMCADエンジニアがプロジェクトの完成を遅らせる可能性がある領域の一つがI/O選択です。これは、コネクタ、周辺機器、およびホストプロセッサがある場合に発生します。

この特定のクラスのPCBは、EDA企業やメーカーが無視すべきではない、魅力的な市場成長を実際に示しています。基板のようなPCBの市場は、より多くのデバイスがHDI体制を超えるにつれて、約15%のCAGRで成長し、2031年までに60億ドルに達すると予想されています。次のデバイスは、基板のようなPCBと見なされるほどの高密度を必要としますか?この技術を利用できるかどうかを確認するために読み進めてください。

それはPCBですか、それともIC基板ですか?

基板のようなPCBは、HDI PCBとIC基板の中間に位置します。これらは、最近Tara Dunnによって説明されたように、超HDI PCBとして最も適切に分類されるかもしれません。この技術は新しいものではありませんが、主な推進力の一つは、多くの機能を小さなスペースに詰め込む必要がある小型のモバイルデバイスやウェアラブルです。これはもちろんHDI設計の標準的なトレンドですが、IC基板は機能サイズとコンポーネント密度を極限まで押し上げます。

HDI PCBとIC基板の中間に位置する基板のようなPCBは、その製造に必要な能力を見るために、これらのタイプのコンポーネントを比較する価値があると思います。下の画像は、線幅が小さくなるにつれて基板のようなPCBの領域に入るスペクトルとしてこの情報を示しています。以下にリストされている機能サイズと層数は、さまざまなタイプの超HDI PCBを大まかに分類する方法を示しています。

substrate-like PCB

最終的に、線幅が減少するにつれて、これらの製品はコンポーネントパッケージ内の半導体ダイ(つまり、チップレット)間の相互接続を提供するIC基板のように見え始めます。

基板のようなPCBの主要なユーザー

これらの設計の概念が一部の設計者にとって新しいかもしれませんが、これらのコンポーネントが新しいわけではありません。基板業界は何年も前から同じ課題に取り組んでいましたが、伝統的にパッケージされたコンポーネントの混合ではなく、半導体ダイを基板に直接取り付けることに対処していただけです。基板のようなPCBは、従来のICと同じ基板上で共存しなければならない、非常に細かいチップスケールパッケージされたICを使用するあらゆるアプリケーションを基本的に対象としています。チップオンボードもこれらのパッケージに統合できます。

基板のようなPCBの主要なユーザーの一つはスマートフォンであり、今日消費者に提供されている製品は基板のようなPCBを使用しています。スマートフォンが基板のようなPCBを使用し始めた最初の例は、mSAPプロセスで製造された2017年のiPhone 8/Xでした。Samsungも、新しいGalaxyスマートフォンラインでこの技術を使用しました。

substrate-like PCB
Samsungの任意層HDI PCBから基板のようなPCBへの移行。[出典: 3DIncites]

限られたエンクロージャサイズと、より大きなバッテリーでより多くの機能を求める需要があるため、もちろんチップとPCBの機能サイズを減らすことが推進されています。次世代の基板のようなPCBは、非常に薄いデバイスが互いに上にパッケージされ、垂直のインターコネクトで接続される積層アセンブリです。

なぜ高密度で層数が減少するのか?

上記のスペクトラムを見ると、すべての基板のようなPCBやIC基板は、従来のHDI PCBよりも層数が少なくなければならないように見えます。これは、標準的なHDI PCBと標準のエッチングプロセスを使用して製造された低密度PCBを比較すると、最初は矛盾しているように思えるかもしれません。HDIから基板のようなPCBへの閾値を越えると何が起こるのでしょうか?

最初の理由は、これらの設計で使用されている材料です。これらのボードに使用される材料は、リジッドおよび改良ポリイミド基板のようなPCBの両方で、はるかに薄くすることができます。薄い層は、高密度を達成するために重要な2つのことを意味します:

  • 制御インピーダンスラインに必要な幅は、薄い層では小さくなります
  • 信号層の間にグラウンドが挿入されると、デジタルライン間の間隔ははるかに小さくなることができます(3Wの限界以下)

これらの点については、過去の記事で厚いFR4層と薄いFR4層、および低Dk誘電体に関するブログで議論しました。

もう一つの理由は、40マイクロン未満の線幅で製造できる製造プロセスです。しかし、線幅を減少させたとしても、トレース間隔に関しては3Wルールに縛られたままです。3W制限よりも狭い間隔を可能にする唯一の方法は、グラウンドプレーンをトレースに近づけることであり、これには薄い層が必要です。信号の整合性の観点から層の厚さの影響について、次の記事で詳しく説明します。

小さな特徴サイズにスケールダウンするPCB設計ソフトウェアが必要な場合は、Altium Designer®の完全なCAD機能セットを使用して、最も高度な製品を構築してください。設計が完了し、製造業者にファイルをリリースしたい場合、Altium 365™プラットフォームを使用すると、プロジェクトの共有やコラボレーションが簡単になります。

Altium DesignerとAltium 365で可能なことの表面をかすめただけです。今日、Altium Designer + Altium 365の無料トライアルを開始してください

筆者について

筆者について

Zachariah Petersonは、学界と産業界に広範な技術的経歴を持っています。PCB業界で働く前は、ポートランド州立大学で教鞭をとっていました。化学吸着ガスセンサーの研究で物理学修士号、ランダムレーザー理論と安定性に関する研究で応用物理学博士号を取得しました。科学研究の経歴は、ナノ粒子レーザー、電子および光電子半導体デバイス、環境システム、財務分析など多岐に渡っています。彼の研究成果は、いくつかの論文審査のある専門誌や会議議事録に掲載されています。また、さまざまな企業を対象に、PCB設計に関する技術系ブログ記事を何百も書いています。Zachariahは、PCB業界の他の企業と協力し、設計、および研究サービスを提供しています。IEEE Photonics Society、およびアメリカ物理学会の会員でもあります。

関連リソース

関連する技術文書

ホームに戻る
Thank you, you are now subscribed to updates.