ウルトラHDI - よくある質問

ウルトラHDIとは何か？

「ウルトラHDI」については、CHIPS法の一環として行われている予想される作業全てに特に多くの話題があります。  私の経験では、ウルトラHDIは、その人の能力や専門知識によって異なる意味を持つことがよくあります。  IPCはウルトラHDIに対処するための作業グループを設立しており、ウルトラHDIとみなされるためには、以下のいずれか一つ以上のパラメータを含む設計が必要であるとの立場です：
線幅が50マイクロン以下

• 間隔が50マイクロン以下
• 誘電体の厚さが50マイクロン以下
• マイクロビアの直径が75マイクロン以下

これはかなり寛大な定義であり、今日ではいくつかの特殊な製造業者が、従来の減算エッチングプロセスを使用して、この基準を満たすプリント基板を製造することができます。50ミクロンのトレースとスペースを使用することは、歴史的に制限されていた従来の75ミクロンの最小値よりも改善されていますが、私がもっと興味深いと思うのは、現在15ミクロンのラインとスペースで層を作成する能力を持つ製造業者が現れていることです。いくつかの製造業者は、高品種少量生産を専門とする製造業者を含む、半加算PCB製造技術（SAP）を使用して製造しています。SAPプロセスは、主に大量生産施設で実行されているのが一般的でした。

15ミクロンまで限界を押し進めなくても、25ミクロンのトレースとスペースを使用して狭いBGAエリアから脱出することには多くの利点があります：

• 現在の最先端技術と比較して劇的なサイズと重量の削減
• 全てのライン幅に対して、15ミクロン以上からの狭いスペーシングとインピーダンス制御（
• レイヤー数の削減、マイクロビアと積層サイクルの削減 - 信頼性の向上のため
• 金属トレースのアスペクト比が1:1を超える - 信号の整合性の向上のため
• 従来の減算エッチングプロセスよりも優れたRF性能
• 特に複雑で高性能なボードの場合、コスト削減

以前のブログ投稿で、プリント基板の設計者がこれらの新しい機能を使用して最初の設計を行う際に、よくある質問について議論しました。下記のリンクをチェックしたい場合は含まれています。

このブログでは、製造可能性に焦点を当てたよくある質問をいくつか続けていきます。この議論では、プリント基板の設計者が設計にハイブリッドアプローチを使用しているアプリケーションを見てみましょう。特定の層は、狭いBGAエリアからのルーティングに必要な層数を減らすために、25ミクロンのトレースとスペースでルーティングされています。そして、電源層とグラウンド層ははるかに大きな特徴を持っています。これらの電源層とグラウンド層は、通常、減算エッチングプロセスで製造されます。このアプローチを使用する場合、よくある質問は次のとおりです：

これらの超微細なラインとスペースでVia-In-Pad-Plated-Over (VIPPO) 技術を設計できますか？

短い答えは、以下のガイドラインで、はい、です：パッド内ビア/メッキオーバー構造は、非超高密度層で実行するべきです。できれば、これらの構造は、75ミクロン（3ミル）の線幅と125ミクロン（5ミル）の間隔を持つ外部の電源/グラウンド構造で使用されるべきです。これは、VIPPO技術を製造するために必要な複数のメッキプロセスが原因です。

パッド内ビアが必要で、外部に超微細なラインが必要な場合は、次の層にルーティングするために銅で満たされたマイクロビアを使用すべきです。このビアの直径は3〜4ミルであり、誘電体の間隔はビアの直径以下、できればそれ以下であるべきです。

サブアセンブリの上層と下層が超微細線幅技術を使用していない場合は、埋め込み構造を使用することができます。このビアは充填され、メッキ処理が施されることがあります。

トレースからパッドまでの最小間隔はどれくらいですか？

銅と銅の間隔は、減算エッチング処理でコストがかかる可能性がありますが、半加算環境ではそうではありません。

内層では、PCB製造業者が使用している技術によっては、間隔が25マイクロン以下になることがあります。

外層では、はんだマスクがトレースを完全に覆い、銅を露出させないように十分なスペースが必要です。「マスク定義」パッドが「金属定義」パッドより推奨されます。これにより、パッドと隣接金属の間の外部間隔が75マイクロン未満の場合に隣接金属が露出するはんだマスクの登録問題を防ぐことができます。

これらの新しい製造技術は、PCBデザイナーが複雑な設計問題を解決する方法を変えています。SAPプロセスについてもっと学びたい場合は、以前のブログをいくつか参照してください。私たちは基本からSAP処理について、プリント基板のスタックアップに関連するトップの質問を最近見てきましたし、BGAエスケープ領域でのこれらの超高密度回路トレース幅と、ルーティングフィールドでのより広いトレースを利用する可能性の周りの設計空間を探求しました。利点は回路層の削減であり、懸念事項は50オームのインピーダンスを維持することです。エリック・ボガティンは最近、この利点と懸念を分析したホワイトペーパーを公開しました。

Ultra-HDI技術に関するご質問があれば、お気軽にお問い合わせください！