高速規格は求められる水準を絶えず引き上げています

以前は、チームはコンプライアンス対応を下流工程のイベントとして扱っていました。ハードウェアを作り、立ち上げ、調整し、その後で試験に通すという流れです。しかし、最新の高速規格では、テストマトリクスがあまりにも複雑になり、マージンもあまりに厳しくなったため、このワークフローはもはや成り立ちません。インターフェースが1つ増えるごとに、ケーブル、モード、治具、コーナーケースが増え、それぞれがスタックアップ、インターコネクト、クロック、フィルタリングの選択に結び付きます。

そのため、現在ではSI、EMI、そしてコンプライアンス計画は、アーキテクチャ設計、回路図作成、スタックアップ定義の段階に組み込むべきものになっています。この記事では、各規格が特に厳しく求めているポイント、設計ワークフローで何が変わるのか、そして初回試作でコンプライアンスを通すために重要な部品選定について解説します。

重要なポイント

• PCIe 7.0（128.0 GT/s）、800G～1.6T Ethernet、USB4、Wi-Fi 7によって、電気的マージンはさらに圧縮され、試験の複雑さも増しています。その結果、信号品質、EMC、コンプライアンス計画を、アーキテクチャ設計、回路図作成、スタックアップ定義の段階に組み込む必要があります。
• 64～128 GT/sや224GクラスのSerDesでは、レイアウト段階での修正で回復できるマージンは少なくなっています。材料、コネクタファミリ、トポロジ、リタイマ戦略は、今や初期段階で確定すべきアーキテクチャ上の意思決定です。 
• 現在では、BOMもコンプライアンス計画の一部です。使用する積層材ファミリ、コネクタシステム、リタイマ、クロックソース、フィルタリングの選択が、初回試作で合格できるかどうかを左右することが少なくありません。

各規格の現状を簡単に整理する

PCI Express

PCI-SIGは、2025年6月11日にPCIe 7.0の提供開始を発表しました。仕様は128.0 GT/sおよびPAM4です。さらにPCI-SIGは、PCIe 8.0に向けたパスファインディング作業の開始も発表しています。このタイミングで出荷されるプラットフォームを設計しているなら、今行うチャネルアーキテクチャの判断が、将来対応できるかどうかを決めます。

Ethernet

IEEE 802.3では、800Gおよび1.6Tクラスの検討が引き続き進められており、802.3djタスクフォースは、1レーンあたり200Gの電気信号伝送について2026年後半の完了を目標としています。この閾値は、信号チェーン内のあらゆる高速リンクにおけるインターコネクト要件を再定義することになります。

USB-CとUSB4

USB-IFのドキュメントライブラリには、進化を続けるUSB4仕様の更新とコンプライアンス関連資料が含まれています。USB4CV Compliance Test Specificationは2025年10月に更新され、続いてUSB4 Electrical Compliance Test Specificationが2026年2月に更新されました。ラボでの試験手順はこれらの文書に密接に追従するため、チームは改訂日を注視し、早い段階で試験計画を整合させるべきです。

Wi-Fi 7

IEEE Std 802.11beは2025年7月22日に公開され、Wi-Fi Allianceは2024年1月8日にWi-Fi CERTIFIED 7を導入しました。採用は急速に進んでおり、320 MHzチャネルやオプションの4096-QAMに伴うRF品質および共存性の要求を考えると、早期計画は大きな利点になります。

多値信号化がワークフローを変える理由

インターフェースがPAM4やさらに高次の変調方式を採用するにつれて、電圧およびタイミングの余裕は縮小します。その結果、損失、不連続、イコライゼーション目標を決める選択が、アーキテクチャ上の意思決定になります。 

• PCIe 6.0以降の世代ではPAM4が使われており、シンボルレベル間の電圧間隔が狭くなることで、クロストーク、反射、決定論的ジッタへの感度が高まります。
• USB4の信号伝送およびイコライゼーション要件は、ますますチャネル制約に左右されるようになっており、一方でType-Cの機械的制約がコネクタやケーブルのばらつきを加えます。 
• 次世代Ethernetのロードマップは224Gクラスの電気レーンに結び付いており、そこではインターコネクト損失や測定限界が非常に厳しいため、治具品質やデエンベディングが成立条件になります。 
• Wi-Fi 7はオプションで4096-QAMおよび320 MHzチャネルをサポートしており、ピークスループットを向上できる一方で、小型製品ではより厳しいRF品質要件と共存リスクを招きます。 

チャネル品質は今やシステム要件

高速設計の成否は、明確なチャネル予算にかかっています。材料、配線、インターコネクト、アクティブイコライゼーションに対して、損失、不連続数、クロストーク余裕を割り当てる必要があります。この予算が明確かつ正式に規定されていないと、チームは問題を後工程で発見し、あらゆる修正が高コストになります。

スタックアップ、材料、銅箔粗さ

再設計を強いる最初の制約は、通常は損失です。信号速度が高くなるほど、誘電体損失と導体損失が急速にマージンを消費し、イコライゼーションで補償できる余地が少なくなります。だからこそ、積層材の選定は、部品配置が固まった後ではなく、アーキテクチャ設計とスタックアップ定義の段階で行うべきです。

まず、目標到達距離と挿入損失予算を定義し、そのうえで、ビア、コネクタ、パッケージを含めて許容できる不連続の数を見積もります。次に、その予算に量産時点で適合する積層材ファミリと銅箔プロファイルを選定します。平滑な銅は高周波での導体損失を低減し、「調整可能」か「脆弱」かを分ける要因になり得ます。

コネクタとケーブルは、単なる接続部品からチャネルアーキテクチャへ

高密度システムでは、インターコネクトの選択がチャネル設計上の主要な判断になることがあります。

基板間メザニンコネクタ、flyover systems、およびチップ近傍インターコネクトアーキテクチャは、最高性能リンクにおいて従来のPCB配線では余裕が足りなくなる場面で採用されつつあります。これらの選択は、機械、熱、保守性、サプライチェーンに関する影響を伴うため、アーキテクチャのチェックリストに含めるべきです。

リタイマとリドライバは計画対象になる

現在の最高速シリアル伝送では、まずそのリンクをパッシブマージンだけで成立させるのか、アナログ補助を使うのか、あるいは完全なリタイミングを行うのかを決める必要があります。

リドライバは、チャネルがパッシブマージン内に収まっているもののイコライゼーション支援が必要で、かつレイテンシ予算が厳しい場合に到達距離を延ばします。ただし、よりクリーンなベースラインチャネルと、反射のより厳密な制御を前提とします。

リタイマは、距離、コネクタ数、フォームファクタによってリンク予算が厳しくなった場合の到達距離確保手段です。電力、レイテンシ、複雑さ、認定作業は増えます。リタイマの配置と電源をアーキテクチャ上の判断として決め、その計画に基づいて配線と検証を行ってください。

測定計画も設計の一部

レイアウト前に測定計画を定義し、設計入力としてワークフローに組み込んでください。IEEE 370は、インターコネクト特性評価とデエンベディング実務における一般的な参照規格であり、測定とシミュレーションの整合に役立ちます。上流工程で策定すべき測定計画には、通常次の内容が含まれます。

• 信頼できるSパラメータの取得元と受け入れ基準
• 治具戦略（自作するものと購入するものを含む）
• プローブランチのアプローチと帯域幅目標
• デエンベディング手法と基準面
• シミュレーションと実測の相関目標、および合格基準

コンプライアンス計画は、今やより大きな議論になっている

インターフェースが進化するにつれて、テストマトリクスは、データレート、ケーブル種別、チャネル条件、動作モードの組み合わせ増加によって拡大しています。Wi-Fi 7デバイスでは、テストマトリクスにマルチリンク動作、パンクチャリング動作、チャネル幅オプション、オプションの4096-QAMが含まれる場合があり、これらはすべて製品内のアンテナ配置や共存性と相互作用します。 

放射要件はさらに別の層を加えます。FCC Part 15およびCISPR 32は、多くの市場と製品カテゴリで依然として基本となる規制フレームワークであり、リターン電流、筐体共振、ケーブリング、フィルタリングを制御する設計上の選択は、初期段階の制約として捉えるべきです。 

再試作を防ぐ上流チャネル品質チェックリスト

マージンが失われる前にチャネルアーキテクチャを固めるため、以下の6つのレイアウト前ゲートを活用してください。いずれも、レイアウト後には変更コストが高くなる、あるいは変更不可能になる判断に対応しています。

• チャネル予算を早期に定義する。 到達距離、損失、クロストーク、コネクタ、マージン。
• SIを組み込んだ形でスタックアップと材料を確定する。 後で検証に使うのと同じ前提条件を用いる。
• コネクタとケーブルのファミリをチャネル構成要素として選定する。 モデリング対応と実際の調達リスクを確認する。    
• リタイマをアーキテクチャの一部にするかどうかを決める。 電力、面積、熱の余裕を最初から予算化する。
•  測定計画を早期に文書化する。 ハードウェアを作る前に、治具、デエンベディング、相関目標、明確な合格基準を定める。
• コンプライアンス目標を設計制約に落とし込む。 放射、イミュニティ要件、地域要件が、筐体、接地、ケーブルの判断を左右する。 

より詳細なチェックリストについては、What to Spec for Channel Integrity: Practical Checklists for High-Speed Linksをご覧ください。

注目製品

以下の5製品は、上記のテーマをよく示しています。RF共存性、コネクタ損失、flyoverの到達距離、リタイマ戦略にまたがる例です。

1. Intel Wi-Fi 7 BE200（クライアントモジュール）。 6 GHz、320 MHzチャネル、4096-QAMモードをサポートしており、Wi-Fi 7で求められるRF品質と共存性計画の好例です。 
2. Molex Mirror Mezz Family（コネクタ）。 Mirror MezzおよびMirror Mezz Proは最大112 Gbps NRZをサポートし、Mirror Mezz Enhancedは最大224 Gbpsに対応します。 
3. Samtec Si-Fly HD（224 Gbps PAM4 flyover systems）。 224 Gbps PAM4でPCB配線損失を回避するために設計されたflyoverケーブルアセンブリです。 
4. Amphenol Mini Cool Edge IO（flyover connector system）。 コネクタとケーブルの選択自体がチャネルになる高速内部ケーブルアーキテクチャを対象としています。 
5. Astera Labs Aries PCIe/CXL Smart DSP Retimers。 複数コネクタをまたぐチャネルで到達距離を延ばし、高密度プラットフォームでマージンを追加します。 

部品を調査する際は、レイアウト前に各部品のライフサイクル状況、承認済み代替品、パッケージング制約、現在の入手性を確認してください。時間を節約し、後工程での想定外を減らすために、電子部品および部品データの業界をリードする検索プラットフォームOctopartを活用してください。

今後の展望

次世代PCIeスイッチと進化するEthernet規格は、インターコネクトと検証の制約が次にどこへ向かうのかを示しています。Microchipは2025年10月、3 nm PCIe Gen 6スイッチファミリーを発表しました。評価ツールや評価キットも含まれており、これはより広範なプラットフォーム採用に先立ってよく見られる動きです。 

標準規格が次々に要求水準を引き上げる中、確実に製品を出荷できるチームとは、レイアウトリリース時点で未解決事項が最も少ないチームです。初回でのコンプライアンス達成への最短ルートは、規律あるチャネルバジェット策定、早期モデリング、現実的な測定計画、そして物理特性に見合ったBOMです。

Octopartの無料BOM Toolは、ライフサイクル状況の確認、代替品の比較、そしてチャネル上重要な部品の入手性確認を一か所で行える優れたリソースです。