高速PCB設計レビュー：常に尋ねるべき信号整合性に関する質問

PCB設計レビューは、基本的な回路から製造可能性に至るまで、設計の多くの部分を網羅します。高速デジタルシステムの場合、設計レビューはもっと具体的であり、標準的な製造可能性レビューでは通常カバーされない領域に焦点を当てる必要があります。高速PCB設計の信号整合性を完全にレビューするために必要なツールとプロセスは、設計に存在する具体的なインターフェースに依存しますが、いくつかの経験則や基本的な計算と比較することで、より単純な信号整合性の問題を避けることができます。

彼らはあなたのスタックアップを構築できますか？

インピーダンス制御が必要な高速設計は、スタックアップが完全に指定されている場合にのみ正しく機能します。これは、設計者または製造業者によって行われます。製造業者は標準のPCBスタックアップを提供できますが、すべての製造業者の標準スタックアップが高速PCBに適しているわけではありません。これは、最も一般的な要因が誘電体の厚さと、インピーダンス制御が必要な設計で要求されるトレース幅の値によるものです。多くのデジタル設計がBGAの使用を要求するため、細ピッチBGAを含む、標準スタックアップはこれらのコンポーネントにルーティングするために必要なビアをサポートしていない場合があります。

これは、設計者としてPCBスタックアップの設計を自らコントロールしなければならないことを意味します。そして、高速デジタルシステムの設計レビューの一環として、指定したスタックアップを製造業者が構築できるかを確認する必要があります。これが、市場で入手可能な商業材料に自分自身を慣れ親しませることが重要になる理由です。なぜなら、スタックアップ設計でこれらを指定し、製造業者からPCBスタックアップを構築できるという迅速な確認を得ることができるからです。

インピーダンス計算は正確ですか？

この質問はスタックアップの構造に依存するため、前の質問の後に答える必要があります。まずスタックアップの構造を確認するために、スタックアップテーブルを含む製造プリントを作成し、その後、製造業者の確認後にスタックアップとPCBレイアウトをトレース幅とクリアランスでチェックします。

スタックアップの構造が確認されたら、トレースインピーダンスを決定し、PCBレイアウトのデータと設計を照合するために使用できるいくつかの計算機があります。

• 設計者は、これらのリンクされたページにある計算機リンクを使用できます：
  • マイクロストリップインピーダンス計算機
  • ストリップラインインピーダンス計算機
  • 差動マイクロストリップインピーダンス計算機
  • 差動ストリップラインインピーダンス計算機
• Altiumユーザーは、レイヤースタックマネージャー
• でインピーダンス計算機を使用できます。外部ユーティリティとしては、Polar InstrumentsのSI9000などが使用できます
• 。より高度なシミュレーターやフィールドソルバーは、Sパラメータを提供することができます
• 。これらのオプションがどれも機能しない場合は、オンラインで利用可能なさまざまな計算機があります

。微分ペアのトレース幅値と間隔を使用して、これらの追加計算オプションのいずれかでインピーダンスの見積もりを取得する必要があります。その後、設計内のすべてのインピーダンス制御ネットでこれを再確認する必要があります

。AltiumなどのネイティブPCBファイルを見ている場合、選択してネットクラス内のすべてのトレースの幅/間隔を手動で確認できるネットクラスが存在する可能性があります。製造出力をレビューしている場合、CAMビューアーがトレース幅の値を提供するか、担当のPCBデザイナーからデータを要求することができます

。タイミング要件

デジタルシステムには、設計内のコンポーネントや回路に応じて、さまざまなタイミング要件が含まれる場合があります。過去には、システムクロックのルーティングは低周波数であり、すべてのインターフェースと同期していなかったため、システムレベルでのタイミング要件を満たすことが非常に困難でした。今日では、高速インターフェースは埋め込みクロックまたはソース同期クロックを使用しており、タイミング要件をシステムレベルからインターフェースレベルへ移動させています。

インターフェース機能を決定するためには、並列インターフェース、ソース同期クロックインターフェース、および埋め込みクロックを持つ混合インターフェースの基本的なレビューを行う必要があります：

上記からわかるように、差動および単極性インターフェースの両方に対してタイミング要件を検証する必要があり、設計に適用された遅延調整をチェックする必要があります。

導体のクリアランス

導体間のクリアランスは、製造可能性のレビュー項目であり、高速PCB設計のレビュー項目でもあります。高速PCBでは、主に2つの領域に関心を持ちます：

• 単線トレースと差動ペアの間の間隔
• 信号層に存在する場合の近接する共面銅プールへのクリアランス

主な理由は、導体間の大きな間隔がクロストークを制御する最も簡単な方法であるため、クロストークが最小限に抑えられるようにすることです。

クロストークを最小限に抑えるための適切なトレース間隔を決定するには、シミュレーションの使用が関与します。これには、PCB設計ソフトウェアでMoM/BEM法を用いて実行できる基本的なシミュレーションが含まれます。例えば、Altium DesignerのSignal Integrityツールを使用して、特定の立ち上がり時間に対するクロストークの基本的な見積もりを得ることができます。受信機のノイズマージンと比較した結果を複数の層でシミュレーションを実行した後、高速ネット間のクリアランスについて良い初期見積もりを特定できます。

以下に示すのは、3.3Vロジックが被害トレースにクロストークを引き起こす簡単な例で、Altium Designer（現在はAltium Developの一部）のシグナルインテグリティツールで計算されました。理想的なトレース間隔値に収束するプロセスについては、他の記事で説明します。

2つのトレース間のクロストークをどのように決定するかわからない場合や、これらの計算を行うことができる計算アプリケーションを持っていない場合は、高速ネット間に3Wの間隔要件を設定できます。これは、UHDI PCBの非常に薄い層を含むほとんどの設計にとって十分な間隔です。

最終レビューでは、シミュレーションが役立ちます

製造可能性レビューとBOMレビューは、高速PCB設計でも常に良いアイデアです。しかし、上記の領域に関連する信号の整合性を検証するためには、これらの他のレビューでは不十分です。代わりに、設計を迅速にシミュレーションアプリケーションに移植して、上記の領域を検証する方法が必要になります。

• Ansys CoDesignerは、SIwave、HFSSなどの設計シミュレーション用です。
• KeysightのSI Analyzerは、タイミングとインピーダンスの可視化用です
• ODB++エクスポートは、Simbeorを使用してチャネルコンプライアンスを調査するために使用されます

最後に、シンプルなDRCチェックは、高速PCBレイアウトを含むあらゆるタイプのPCB設計に影響を与える標準的な製造上の問題や制約違反を特定します。製造業者の能力と製造制限をしっかりと把握していれば、これらをPCB設計ルールに取り入れ、PCBレイアウトが完成した時に包括的なチェックを実行できます。

信頼性の高い電力エレクトロニクスを構築する必要がある場合でも、高度なデジタルシステムを構築する必要がある場合でも、Altium Developはすべての分野を一つの協力的な力に統合します。サイロからの解放。制限からの解放。エンジニア、デザイナー、イノベーターが一丸となって、制約なしに創造する場所です。今日、Altium Developを体験してください！