高速PCB設計のヒントとガイドライン

Phil Salmony
|  投稿日 十一月 30, 2022  |  更新日 十一月 15, 2024
高速PCB設計のヒントとガイドライン

この記事では、高速プリント基板設計に関するいくつかのヒントとガイドラインを検討します。

高速設計に関しては、通常、2つの領域に関心があります。そのうちの最初は信号完全性(SI)であり、トレース間隔によるクロストーク、インピーダンス不一致による反射、信号の減衰、リンギングなどの問題に関連しています。もちろん、これらの問題を可能な限り最小限に抑えたいと考えています。第二に、電磁干渉(EMI)に関心があります。

始める前に、Rick Hartleyによる適切なPCB設計と適切なグラウンディングを実現する方法についての素晴らしいビデオがAltiumのYouTubeチャンネルにあることをお勧めします。そのビデオで詳細にカバーされているトピックは、高速デジタルおよび高速アナログ設計に特に重要です。ビデオをチェックすることを忘れないでくださいこちら

「高速」PCB設計とは何ですか?

これらの高速PCB設計とレイアウトのヒントに入る前に、実際にこれらすべてを気にする必要があるのはいつかを見てみましょう!

たとえば、設計に100 MHzのクロック信号があるとし、これがシステム内で最も高い周波数だと単純に仮定します。問題は、クロック信号が基本周波数として100 MHzを持っていることではなく、設計上の問題がこのほぼ正方形のクロック信号の立ち上がり時間と立ち下がり時間から来ていることがわかります。

デジタルの低から高へ(またはその逆)への急激な遷移は、基本周波数よりもはるかに高い周波数成分を含んでいます。信号の立ち上がり時間と立ち下がり時間(どちらか速い方)に応じて、次の式を使用して信号内の最大周波数(または帯域幅)をおおよそ計算できます:

例えば、立ち上がり時間が1 nsの100 MHzクロック信号の場合、その信号の帯域幅は500 MHzになります。かなりの違いです!

PCBトレースの長さが誘電体内の波長の1/12を超えると、PCB設計をより詳細に考慮する必要があります。この時点で、トレースはもはや集中素子としてではなく、分布長さの伝送線として見え始めます。この長さを「臨界長さ」と呼びます。


ヒント#1: 参照平面

常に、信号層の直下(または直上)の層に、グラウンドまたは関連する電源プレーンを配置したいと考えています。特定のケースでは、グラウンドプレーンの代わりに関連する電源プレーンを参照として使用することができます。ここでの「関連する」とは、参照プレーンの電圧が信号が導出されるのと同じ電圧であることを意味します。参照プレーンは、適切なリターンパスを維持し、電磁場の広がりを最小限に抑えるだけでなく、制御インピーダンスのトレースを要求する場合にも重要です。

AC信号の場合、数kHz以上で、リターンパスは実際には信号トレースの直下の参照プレーンにあります。非常に重要なルールは、トレースの下の参照プレーンに分割がないことです。


Graphical user interface, application

Description automatically generated

ヒント #2: ボードのスタックアップ

信号プレーンに隣接するだけでなく、電源プレーンにも隣接するグラウンドプレーンを持ちたいと考えています。また、プレーン間に薄い誘電体を持つことも良いアイデアで、これにより密接な結合が得られ、さらにはより細いトレースを使用して密度の高い設計が可能になります。

細いトレースはさらに作業スペースを増やし、トレース間のスペースも増えます。しかし、細いトレースの製造はより困難になる可能性があることを念頭に置いてください。


Table

Description automatically generated

Tip #3: 制御インピーダンス・トレース

トレースの長さがこの記事の導入部で議論された臨界長を超えるとすぐに、トレースのインピーダンスを制御する必要があります。つまり、特定の伝送線インピーダンスを得るために、選択したPCBスタックアップとビルドアップに応じてトレースの幅を調整する必要があります。通常、単終端信号には50オームが使用されます。Altium Designerには、スタックアップとビルドアップに応じて必要なトレース幅を数秒で計算できる強力な2Dフィールドソルバーが搭載されています!


A screenshot of a computer

Description automatically generated with medium confidence

Tip #4: トレースの長さ、間隔、および3hルール

高速トレースはできるだけ短く保つ必要があります。これはEMIとSIに役立ちます。さらに、異なる高速トレースをできるだけ離して配置することで、クロストークを最小限に抑えたいと考えています。

さらに、高速トレースをインダクターや回路の電源部分などのコンポーネントから遠ざけることを目指してください。一般的な経験則として、3hルールがあります。これは、トレースが信号層と次のグラウンド層または基準層の間の誘電体の高さの少なくとも3倍離れているべきであることを意味します。


A picture containing text

Description automatically generated

高性能、高速設計では、必要な信号整合性とEMI性能を満たしていることを確認するために、しばしばシミュレーションツールが必要になります。

Altium Designer on Altium 365 は、これまでソフトウェア開発の世界に限定されていた電子業界に前例のない統合を提供し、設計者が自宅で作業し、前例のない効率レベルに達することを可能にします。また、利用できる高速PCB設計チュートリアルも複数あり、追加の高速PCB設計およびレイアウトガイドラインを活用することができます。

私たちは、Altium DesignerをAltium 365で使用して可能なことの表面をかじっただけです。製品ページでより詳細な機能説明を確認するか、オンデマンドウェビナーのいずれかで、高速PCB設計およびレイアウト技術に関する詳細情報を得ることができます。

筆者について

筆者について

Phil Salmony 氏は、プロのハードウェア設計エンジニアでありながら、教育工学コンテンツの作成も行なっています。ケンブリッジ大学で電気・制御システムエンジニアリングの修士号を取得して卒業後、ドイツの大手航空宇宙企業でエンジニアリングのキャリアをスタートさせました。その後、デンマークでドローンのスタートアップを共同設立し、エレクトロニクスおよび PCB 設計エンジニアのリーダーとして、混合信号の組み込みシステムに注力しました。現在は、ドイツでエンジニアリングコンサルタント会社を経営しており、デジタルエレクトロニクスと PCB 設計を中心に活動しています。

コンサルティング業務とは別に、自身のYouTube チャンネル (Phil's Lab) を運営しており、PCB 設計、デジタル信号処理、混在信号エレクトロニクスなどに関する教育用エンジニアリングの動画を作成しています。

関連リソース

関連する技術文書

ホームに戻る
Thank you, you are now subscribed to updates.