PCB設計

業界をリードする専門家によるPCB設計の最新情報をご覧ください。

Learn How Altium Supports PCB Designers

Filter

見つかりました

Sort by

役割

ECADライブラリ管理者

ECADライブラリ管理者

電気技術者

電気技術者

技術マネージャー

技術マネージャー

ITマネージャー

ITマネージャー

機械エンジニア

機械エンジニア

PCB設計者

PCB設計者

購買・調達マネージャー

購買・調達マネージャー

ソフトウェア

コンテンツタイプ

ガイドブック

ビデオ

ウェビナー

ポッドキャスト

ホワイトペーパー

適用

Americas

EMEA

ANZ

APAC

フィルターをクリア

ガードトレース：真実か神話か？

PCB設計におけるガードトレースとは何か、そしてそれは機能するのか？ 1 min Blog PCBレイアウトにおけるガードトレースは、依然として多くの矛盾する情報が存在するトピックの一つです。その使用に関してさまざまな参照を見つけることができます。どのタイプの設計—アナログ回路、ミックスドシグナル、またはデジタル—がガードトレースの使用から最も恩恵を受けるのか、ガードトレースが電磁場をどのように遮断するのか、トレースの端が浮いていること、一方の端が接地されていること、または両端が接地されていることの重要性、そしてガードトレースの使用から最も恩恵を受けるトレースのタイプ—マイクロストリップまたはストリップライン—について混乱があります。この記事では、これらのトピックすべてに対処し、ガードトレースがその実装に関係なく実際には価値を提供しない理由、およびトレースの平面上の高さとトレースの分離がクロストークを制御する最良の方法である理由を文書化した実際のハードウェアからのデータを提示します。ガードトレースの起源ガードトレースは、特に非常に高いインピーダンス、低ノイズのアナログPCB設計、そして非常に低い電源を持つ製品の実装において、確かにいくつかの価値を持っています。例えば、高インピーダンスと低周波数を持つEKGマシンでは、外部からトレースへの静電容量結合が発生するリスクがあります。信号が非常に低いため、外部から少しの干渉でもそれを乱すことがあります。この場合、信号トレースの周りにガードトレースを配置することで、静電容量結合を抑制することができます。では、アナログとデジタルの設計についてはどうでしょうか？製品がアナログデバイスかデジタルデバイスかに基づいて、ガードトレースの有無の価値を分析することは難しいです。アナログという用語に基づいて状況を定義することは、あまりにも一般的すぎます。例えば、高出力のオーディオアンプもアナログです。混合信号設計においても、ガードトレースの良い「対象」として分類できるかどうかについて同じことが言えます。混合信号製品の実装は、アナログ信号から始まり、ある時点でデジタル信号に変換されます。これはAからDへのコンバータによって達成され、これが混合信号製品の通常の定義です。今日の製品実装では、すべての無線は内部でデジタル化されており、RF部分でさえもです。RFデジタル回路はもはやL（インダクティブ）およびC（キャパシティブ）ネットワークから作られていません。例えば、携帯電話では、LやCはどこにも見つかりません。アンテナは直接チップに入り、その信号をアナログからデジタルに変換します、それも非常に高いRF周波数でさえ。ガードトレースの使用に関する現在流通している様々な情報源では、近端および遠端のクロストークが注記されていることも指摘されるべきです。デジタル世界では、懸念されるクロストークは後方クロストークです。これは図1に示されています。図1. 前方および後方クロストーク対長さガードトレースとは何か？ガードトレースの背後にある全体的な考え方は、2つの伝送線の間にガードトレースを配置すると、2つの間のEM（電磁）場を遮断し、それらの間で発生する望ましくないクロストークを抑制するというものです。実際には、2つの伝送線の間にガードトレースを挿入すると、それらの間の空間が増加し、クロストークが減少するのはその空間の増加によるものであり、ガードトレース自体によるものではありません。もしワイヤーがEM場を止めることができたら、変圧器は機能しません。期待されるのは、エネルギーがそのワイヤーを過ぎるとき、その途中でいくらかが拾われることです。変圧器を作るために、私たちはそれに依存しています。ワイヤーは磁場を止めません。トレースは分散LCネットワークであり、ある周波数で共振します。その幾何学が適切であれば、設計上の関心のある周波数で共振し、クロストークを減少させるのではなく増加させるバンドパスフィルターを作り出すことができます。図2はそのような設計を示しています。これは1980年代後半に製造された失敗したスーパーコンピュータのバックプレーンのアートワークです。プロジェクトのエンジニアは、バックプレーンの伝送線のインピーダンスがドライバーを過負荷にすることを懸念していました。これを防ぐために、バックプレーンのインピーダンスは70オームに設定されました。バックプレーンの設計者は、望ましくないクロストークを制御するためにガードトレースを挿入しました。ガードトレースの長さは、コンピュータのクロック周波数で共振するようなものでした。その結果、バックプレーンを横切って伝播する信号間で望ましくない結合が発生し、コンピュータが不安定になりました。修正策は、設計を廃棄して最初からやり直すことでした。重要な市場の機会を逃さずに、全体の製品開発コストを抑えようとしているときに、これは決して良いアイデアではありません。また、今日のインターネット製品では、PCBが回路と信号トレースで非常に混雑しているため、ガードトレースのためのスペースがありません。それらは物理的に不可能です。図2. 「ガード」トレースを持つバックプレーンバスガードトレースがクロストークを制御する目的は何か？ガードトレースの終端方法に関する情報が豊富にあり、それによってクロストーク制御の効果が高まることが示されています。選択肢には、フローティングガードトレース、一方の端で終端されたガードトレース、両端で終端されたガードトレースがあります。実際には、ガードトレースの終端方法に関わらず、それらはすべて共振LCネットワークであり、バンドパスフィルターを作り出すことができますが、主張されているような効果はありません。さらに、トレースの両端をグラウンドプレーンに接続したからといって、そのトレースが「グラウンド」に追加されたわけではなく、EMフィールドを遮断する能力もありません。どのように端が接続されているかに関わらず、あらゆる種類のワイヤーはEMフィールドを遮断しません。トレース間の隔たりが、クロストークがどのように制御されるかを決定します。図3は、2本の線間の間隔を広げることが、それらの線間のクロストークを制御する方法であることを示しています。図3. 後方クロストーク対エッジ間隔と最も近いプレーン上の高さまた、ストリップライン構成においてガードトレースが効果的であるためには、ガードトレースが結合長と完全に同じ長さでなければならないとされています。しかし、ガードトレースの幾何学的特性は、クロストークを制御する能力に影響を与えません。なぜなら、トレース間の空間がどれだけうまく結合を軽減するかを決定するからです。 PCBガードトレース：マイクロストリップ対ストリップラインいくつかの情報源によると、ガードトレースの効果はマイクロストリップとストリップラインのトポロジーで異なり、その結果、ガードトレースはマイクロストリップトポロジーには効果がないが、ストリップラインの場合はガードトレースの両端がグラウンドにショートされている限り効果があるとされています。したがって、ガードトレースの終端の有無は関係なく、どちらの構成においてもその効果は無関係です。

IPCが高性能製品のマイクロビア信頼性に関して警告

IPCが高性能製品のマイクロビア信頼性に関して警告 1 min Engineering News 皆さんが、2019年3月6日にIPCから発表された、高プロファイルHDIボードの現場および潜在的な故障に関する警告のプレスリリースをすでに読まれたことを願っています。もし読まれていない場合、完全なプレスリリースは I-Connect 007で入手可能です。[1] 皆さんが目にされたかもしれないのは、IPCがこれから出るIPC-6012E、リジッドプリントボードの資格認定と性能仕様に含まれる警告文です：「過去数年間にわたり、製造後のマイクロビア故障の例が多数ありました。通常、これらの故障はリフロー中に発生しますが、室温では検出不可能（潜在的）であることが多いです。組み立てプロセスが進むにつれて、故障が現れると、それがより高価になります。製品がサービスに投入された後にまで検出されない場合、それははるかに大きなコストリスクとなり、さらに重要なことに、安全リスクをもたらす可能性があります。」パニックにならないでください！この警告の背景を説明させてください。ここ数年、いくつかのOEMは、最善の利用可能な受入検査およびテスト方法論でスクリーニングされたにもかかわらず、彼らの高度なHDI多層基板で潜在的な欠陥を経験しました。この欠陥は、以下で観察された故障を引き起こしました：リフロー後のインサーキットテスト「ボックスレベル」組み立て環境のストレススクリーニング（ESS）中保管から取り出された時サービス中（エンドカスタマーが使用中の製品）これらのOEMによる多大な努力と調査、およびD-32熱ストレステスト方法諮問委員会との調整を経て、IPCは新しい熱ストレステスト方法（IPC-TM-650、方法2.6.27A）と熱衝撃テスト方法（IPC-TM-650、方法2.6.7.2）を発行しました。方法2.6.27では、テスト車両またはクーポンを通常のはんだペーストリフロープロファイルに従ってピーク温度230度Cまたは260度Cに達するようにし、4線式抵抗測定ユニットに接続した状態で6回の完全なリフロープロファイルを実施し、抵抗の増加が5％を超えないようにします。テストクーポン内のデイジーチェーンは、実際の回路で使用される特徴で構成する必要があります。これにより、これらのOEMは潜在的なマイクロビアの故障を検出し、可能な欠陥の逃避から自身を守ることができました。しかし、この潜在的なHDI故障の根本原因を見つけることは困難でした。そこで、2018年初頭にIPCは、Michael Caranoの監督のもと、業界の専門家からなる選抜グループを組織し、この状況を調査することにしました。2018年後半には、このグループはIPC V-TSL-MVIA 微小ビア故障技術ソリューション小委員会と名付けられました。私はこのグループの創設メンバーです。しかし、強調しておきたいのは、過去1年間、私たちは会合を重ね、テストデータ、断面観察、実験結果を検討しました。これが私たちが知っていることです：欠陥は、マイクロビアとその下の銅層またはその下の別のマイクロビアとの間の金属界面での亀裂として現れます。（図1を参照）

若手設計者が米軍航空会社で本領発揮

若手設計者が米軍航空会社で本領発揮 1 min Newsletters 2017年8月に、Nicole Pacino氏という名前の若く印象的なPCB設計者をこのニュースレターで特集しました。Pacino氏は父が成功裏に所有、成長させた上で売り出した設計事務局であるSan Diego PCBの跡を継いだ第二世代のPCB設計者です。前回このニュースレターに登場した後、彼女はアメリカ東海岸に引っ越し、Cobham Advanced Electronics Solutions社の設計チームの一員となっています。Cobham社でPacino氏は、彼女の複雑な設計とAltium Designerへの精通度から“Altium Whiz Kid”と呼ばれています。Pacino氏の道のりと、彼女の明るく前途有望なキャリアの最初の重要なステップについて書いた更新記事を読んでください。 Judy Warner: Cobham Advanced Electronic Solutionsで、若い設計者として本格的な設計の役割を担い始めた経験を教えて頂けますか。 Nicole Pacino: 東海岸に移ったとき、PCB設計者として働く機会を得ることができるか自信がありませんでした。私のキャリアの大半と個人的に知っていることはすべて西海岸にあったのです。そのため、どこから始めるかわからないまま、軍事航空宇宙技術請負業者に特化した技術人材派遣会社に連絡して、現地の会社と連絡を取ってもらいました。ほとんどすぐに私に最適と思われる、Altium

OnTrack Newsletter February 2019

OnTrack Newsletter February 2019 1 min OnTrack OnTrack ニュースレター 2019年2月第2巻10号 5つのテクノロジー未来予測 Duane Benson氏が予測する今後10年間の動向とは今月のOnTrackニュースレターでは、EMS分野の専門家である、Screaming Circuits社のDuane Benson氏を特別ゲストとしてお迎えし、今後10年間のテクノロジーに関する5つの予測についてお話を伺いました。個人的な見解をお話いただいたテーマは、人工知能、情報ハイウェイ、IoT、医療、そしてセキュリティです。Benson氏の予測をじっくりとお楽しみください。全文はこちらからロケットマン Oronosのアビオニクスチームのリーダーにインタビューこのインタビューでは、モントリオール理工科大学の学生であり、Oronosのアビオニクスチームでリーダーを務めるNathanael Beaudoin-Dion氏にお話を伺いました。毎年6月、Oronosは世界最大のロケット工学の大会である「スペースポートアメリカカップ」に参加しています。この大会は、ニューメキシコにある世界唯一の商業用宇宙港で開催されています。活気あるアビオニクスチームの動画やロケットの写真も、併せてご覧ください。全文はこちらから OnTrackビデオシリーズ CADソフトウェアのスナップ機能スナップはさまざまなソフトウェアでよく知られていますが、精度が重要なCADソフトウェアでは特に不可欠な機能です。さまざまな種類のスナップと、優れた設計者になるためのスナップの使い方について紹介します。ビデオを見る

インタープレーン容量とPCBスタックアップ

インタープレーン容量とPCBスタックアップ 1 min Blog この記事は、インタープレーン容量に関する洞察を提供し、PCBスタックアップの設計プロセスに対するガイダンスを提供することを目的としています。技術の進化を時が経つにつれて見ていくことは、PCBスタックアップに対する要求がどのように変化してきたかを見るのに役立ちます。 PCB製造の初期には、ロジック回路が非常に遅かったため、唯一の懸念事項はロジック部品やディスクリート部品間の接続をどのように行い、各部品にDC電力を供給するための経路を提供するかでした。必要だったのは、すべての配線に対して十分な信号層を提供し、DC電力を最小限のサグやドロップで供給するために電力経路に十分な銅を配置することでした。使用されるガラスクロスの種類や、樹脂システム、各ラミネートの厚さは重要ではありませんでした。目標は、はんだ付けプロセスに耐え、信頼性がある最低価格のPCBを提供することでした。最終的にICは、反射やクロストークなどの問題が重要になるほど高速になりました。これを実現したロジックファミリーはECLでした。当時、ECLの主なユーザーはIBM、Control Data、Cray Researchなどの大手コンピュータ企業でした。これらの企業には、スタックアップを設計するために必要なインピーダンス計算を行うエンジニアが在籍しており、また、公共市場の製造業者がまだ彼らの要件を満たすために必要な製造管理を行う能力を持っていなかったため、自社内にPCB製造施設を持っていました。 1980年代半ばには、当時最も一般的に使用されていたロジックタイプであるTTLが高速化し、反射が問題となり、PCBに制御インピーダンスが必要になりました。TTLやCMOSで設計していたエンジニアのほとんどが、制御インピーダンスPCBをどのように実現するかについての理解を持っていなかったため、彼らは製造業者に既知のインピーダンス、通常は50オームのPCBを提供するよう要求しました。製造業者は、その能力を持っていませんでした。なぜなら、彼らのスキルセットにはめっき、エッチング、積層、穴あけが含まれていたからです。それでも、エンジニアは製造業者にインピーダンス計算を要求しました。筆者はこの時期に活動しており、製造業者がインピーダンスを計算する能力を開発するのを手伝うために多くの時間を費やしました。このタスクにおける彼らのスキルは非常に当たり外れがあり、多くの場合、今日でもそうです。この後すぐに、並行して走るトレース間のクロストークが問題となり、設計者はトレースがどれだけ近く、横に並び、上下に配置されるかに注意を払う必要がありました。 1990年代半ばになると、速度が大幅に上昇し、100MHz以上で動作する必要がある容量を必要とするため、ほとんどの製品がEMIで失敗していました。電源レールに配置された離散キャパシタでは、その取り付けインダクタンスのためにこの問題を解決できませんでした。これが、インタープレーン容量または埋め込み容量として知られるようになった理由です。インタープレーン容量は、電源プレーンとグラウンドプレーンを非常に近く、通常は3ミル未満に配置することで作り出されます。したがって、現在、スタックアップ設計には3つの要求があります：制御されたインピーダンス、クロストーク制御、そしてインタープレーン容量の必要性です。一部の製造業者はスタックアップでインピーダンスを正しく得ることができますが、他の2つを考慮する方法はありません。この責任は、必要なものと必要な制御を実装する方法を唯一知っている設計エンジニアにあります。 2000年代半ばまでに、多くの差動ペアの速度が非常に速くなり、ラミネートやプリプレグに使用されるガラス織物がスキューとして知られる現象を引き起こし、信号を破壊することがありました。スキューとは、受信機に到着する際の差動ペアの二つの側面のずれのことです。さらに、ラミネートの損失がこれらの高速信号に影響を与え始め、エンジニアリングチームは損失目標を満たすとともに上記のすべての要件を満たす低損失ラミネートを求めることを余儀なくされました。これらのニーズを満たすための利用可能な材料に関する詳細な議論は、このドキュメントの第3章に含まれています。上記の理由から、設計エンジニアは設計を主導する必要があります。これを成功させるためには、製造プロセスと材料に関する徹底的な理解が不可欠です。このセクションでは、制御インピーダンス、クロストークの管理、適切なインタープレーン容量の作成、スキューを管理するための正しい織物の指定という4つの制約を満たすPCBスタックアップの設計に関わるすべてのトピックをカバーします。インタープレーン容量を考慮してレイヤーを配置する特定の設計において、電源層、グランド層、および信号層の数が決定された後、すべての信号整合性ルールが遵守され、電力供給のニーズが満たされるようにそれらを配置することは、一連のトレードオフです。層間キャパシタンスが必要な場合は、グランド層と電圧層が互いに近接して配置される必要があります。図2.1 は、10層PCBにおけるルーティング層と電源層キャパシタンスの間のトレードオフの例です。図2.1の左側のスタックアップには6つの信号層がありますが、密接に配置されたプレーンのペアは1つだけです。これはルーティングスペースには良いですが、層間キャパシタンスが必要な場合には電力供給にはあまり適していません。右側のスタックアップはルーティング層が4層しかないです（最も近いプレーンから遠すぎるため、2つの外側層は適切なインピーダンスを達成できませんが）、しかし今はプレーンのペアが2セットあります。これは層間キャパシタンスには良いですが、ルーティングスペースにはそれほど適していません。図2.1 10層PCBの層を配置する2つの可能な方法。上記の両方のケースにおいて、すべての信号層は、外側の2層を除いて、ラミネートの断片を通して平面と結合されています。前述のように、これらの層は最も近い平面から遠すぎて、適切なインピーダンスを達成することができません。これらは電源トレースやコンポーネントの取り付けパッドに使用できます。層の配置が決定されたら、次のステップは、最低のコストで最高の性能を達成するために、各誘電体層の厚さを選択することです。クロストークを最小限に抑えるためには、信号層とその平面パートナーの間の空間に対してSI目標を満たす最も薄いラミネートを選択することが望ましいです。これが完了すると、目標インピーダンスを達成するために必要なトレース幅が計算されます。その後、電力平面間のプリプレグの厚さが、絶縁破壊電圧要件を満たし、隣接する平面の空隙を十分に樹脂で満たすことができるように選択されます。これは通常、3ミル厚の単一ガラスプライで、約2.5ミルに圧縮されます。図2.1の右側の例では、選択されるべき3つのプリプレグ層が残っています。これらは、スタックアップの中央にあるものと、外層のすぐ下にある2つです。（このスタックアップの外層は制御インピーダンス層として使用できないため、その下の平面上の高さは重要ではありません。）これら3つのスペースの厚さは、最終的な厚さに到達するために材料を追加するために使用でき、これら3つのエリアの厚さの変化はPCBの全体的な性能にほとんど影響を与えません。

チャネル動作マージンはそんなに悪くない

チャネル動作マージンはそんなに悪くない 1 min Blog COMとは何か？ Channel Operating Margin（チャネル動作マージン）またはCOMは、よく理解されていない概念です。理解されていないため、多くの人々はそれが本当に何かを意味するのか疑っています。結局のところ、チャネル品質がデシベルで表される単一の数字でどうやって表せるのでしょうか？実は、COMはアイパターンを使用したチャネル検証技術の長い進化の最新の段階なのです。このブログでは、COMの進化をその起源まで遡り、悪名高いCOMメトリックに意味を与えます。最初のチャネル動作マージン：アイパターンまずはアイパターンから始めましょう。アイパターンは、長いシリアルデータの流れを見る方法です。Keysight ADSやPyBERT [1] [2]が登場する前は、アイパターンはデジタルサンプリングオシロスコープやリアルタイムスコープで測定されていました。アイパターンウィンドウでは、y軸の単位は電圧で、x軸の単位は2つの単位間隔にわたる時間です。単位間隔、またはUIは、1ビットが通過するのに必要な時間です。したがって、2UIの時間内に、画面の中央に1ビットのデータを半ビットのマージンを両側に持たせて中央に配置できます。しかし、1ビットだけを見るのではなく、すべてのビットが一度に重なり合い、シリアルデータの全ストリームが画面上に表示されるまで重ねていきます。信号品質は、中央の穴の大きさで定量化されます。アイパターンがとても良好に見える場合、エンジニアが「そのアイを通してトラックを運転できる！」と言うことがあります。開口部を定量化する最も一般的な方法は、幅、高さ、または面積です。アイのDC点での交差はジッターであり、ジッターは通常、ヒストグラムを用いて統計的に測定されます。図1. シリアルビットストリームの例。早期のチャネル仕様、そして場合によっては受動部品の仕様では、合否判定基準としてアイマスクと呼ばれるものが使用されていました。アイマスクは通常、アイ幅とアイ高さによって定義されるダイヤモンド形の領域です。合格するアイは、アイマスク内に検出されたサンプルまたはヒットが限られた数しかありません。1と0のパターンは標準によって指定され、通常は疑似ランダムビットシーケンスまたはPRBSパターンです。基本的に、パターンを10Gb/s未満と10Gb/s以降の2つのカテゴリーに分けることができます。10Gb/s未満では、ほとんどのシステムで8b10bエンコーディングが使用され、PRBS 7が適切なパターンでした。IEEEが802.3baで10Gb/sを導入したとき、エンコーディングは64b66bスクランブラーに切り替わり、PRBS 31が主流になりました。今日でも112Gb/sで、PRBS 31、またはQPRBS 31が最も使用される標準パターンです。統計的に言えば測定されたアイパターンの後、StatEyeは受動チャネルを評価する次の方法であり、OIFによって広く使用されました。StatEyeの背後にある考え方はここで詳しく説明されています：[3] 簡単に言うと、StatEyeはシステムのパルス応答を使用してアイパターンを予測します。パルス応答とは、1-UIの正方形パルスで興奮させたシステムの時間領域応答であり、システムは等化を含む受動チャネルです。StatEyeで利用可能な等化技術には、FFE、CTLA、DFEがあります。システムの伝達関数はSパラメータから収集されます。チャネルSパラメータはシミュレートできるため、StatEyeは多くのチャネルと等化設定を試して、何が機能するかを見る効率的な方法です。その間、アイマスクは統計的に予測されたアイオープニングを使用しての合格/不合格基準です。 StatEyeとCOMの間のどこかで、ピーク歪み分析（PDA）がある程度一般的になりました。この方法は、HeckとHallによって「高速デジタル設計のための高度な信号完全性」[4]でよく文書化されています。要約すると、StatEyeと同じパルス応答を使用しますが、出力は単にいわゆる最悪のケースのアイ開口となります。PDAはデータをでっち上げないため、個人的に好きな理由です。自分で実装してみたところ、PDAは高い信頼性を持って最悪のケースのアイパターンを予測することがわかりました。しかし、PDAとStatEyeはチャネル内の送信機と受信機の影響を含まず、最適なイコライゼーション設定を手動で見つける必要があります。

8つのフレキシブル基板の利点

8つのフレキシブル基板の利点 1 min Blog 私がキャリアをスタートしたばかりの頃、フレキシブル基板のアプリケーションは私たちの想像力によって制限されるだけであると言われたことがあります。そのことを思い出しては、このコメント以上に同意できることはないと考えさせられます。こういった「あぁ！」という瞬間の大部分は、私たちがさまざまなサンプルの集まりをやり取りしているときに起こり、特定の形状や柔軟な考え方が新しいアイデアを生み出します。私の仕事の中で気に入っていることの1つは、パッケージング問題を解決する方法を考え出そうとしている設計者またはエンジニアのグループと仕事をしているときの魔法の瞬間です。多くの場合、フレキシブル基板のサンプルを見た後で、問題の解決に役立つ可能性があるというアイディアで設計者の目が輝き、その瞬間からブレーンストーミングが始まります。このようなプロセスの一部になるのは非常に楽しいです。私がフレキシブルとリジッドフレキシブル基板で設計することに喜びを感じるのと同じくらい、フレキシブル基板を使わない方を好む人もいます。もちろん、そのためらいは理解できます。新しい技術には常に学習曲線があります。学ぶべき新しい材料、新しいデザインルール、さらには新しい製作者を見つける必要があるかもしれません。それは恐ろしいことです。そのため、私はパッケージの問題を解決するためにフレキシブルとリジッドフレキシブル基板を使用することによる上位8つの利点について試してみることにしました。この試みは、新しいアイデアを刺激するか、またはフレキシブル基板を取り入れることを検討する動機を提供するでしょう。フレキシブル基板の利点とは？１）パッケージングの問題を解決すること：私はこれが最も明白だと思います。材料はコーナーのまわりで曲げたり、折ることができ、三軸の関係を提供し、そして分離された部分がありません。電子部品および機能要素は、フレキシブル基板を折り曲げ、接続するために形成することができ、製品内の最適な位置に配置することができます。ここが想像力を働かせるところです！２）必要なスペースと重量の削減：SWaP、つまりスペースの重さとパッケージングは、プリント基板設計において引き続き重要なトピックです。フレキシブル基板は、かさばるワイヤーとはんだ接続を排除することができ、コンポーネントと構造によっては、重量とスペースを最大60％節約し、パッケージサイズを大幅に縮小することができます。フレキシブル基板の材料は、従来のリジッド基板よりも薄型です。３）組み立てコストの削減：大きなワイヤーとケーブルを交換することで、配線を削減または排除します。これにより、組立の人件費だけでなく、ワイヤーのコスト、複数の発注書を作成するためのコスト、受け取りおよび検査、キッティングも削減できます。これはさらに詳しく調べる価値があります。４）動的屈曲を容易にする：適切に設計された場合、フレキシブル基板は数百万の屈曲に耐えることができます。ディスクドライブは、1000万〜1億のフレックスサイクルを伴う一般的な例です。もう一つの良い例は、ノートパソコンのヒンジです。これらのフレキシブル基板は、コンピューターの耐用年数にわたって何万という屈曲に耐えることができます。５）熱管理：ポリイミド材料は高熱用途に耐えることができ、薄いポリイミドはより厚い、より熱伝導性の低い材料よりもはるかによく熱を放散します。そのため、より高い電力、より高い周波数の設計、またフレキシブル基板の設計において著しい成長を見ることができます。６）製品の外観を向上させる：ユーザーが製品の機能要素に触れると、外観が決定に影響を与えることは事実です。見た目が決定に影響を与えたお気に入りの例は、手のひらサイズの焼灼ツールが診療所で設計、使用されていたお話です。患者は、焼灼ツールの接続に使用されたワイヤーを見ることができたのです。これは、患者の手術に対する信頼度を下げる結果につながりました。そのワイヤーは非常に単純なポリイミドフレキシブル基板で再設計され、手術に対する信頼は著しく向上しました。機能性に違いはありませんが、なめらかなフレキシブル基板はアンケート調査の結果、はるかに高い得点を記録しました。７）生体適合性：ポリイミド材料は生体適合性に優れており、そのために医療用途とウェアラブル用途の両方で通常使用されています。先端技術は銅導体を金導体に置き換えることもでき、生体適合性のある選択肢を提供します。８）信頼性の向上とオペレーションミス発生の減少：リジッド基板とワイヤケーブルをフレキシブルまたはリジッドフレキシブル設計に置き換えると、必要な相互接続の数とレベルが減り、システム設計を大幅に簡素化できます。接続は回路アートワークによって制御され、人的ミスの可能性を排除します。リジッド基板　vs　フレキシブル/リジッドフレキシブル基板ワイヤー、ケーブル、そしてリジッド基板はよく知られた解決策であり、常に設計を始めるのに最適なスタート地点になるでしょう。フレキシブル基板についてもっと真剣に考え始める必要があるのは、従来の方法では設計上、そしてパッケージ上の制約をまったく解決できない場合です。それは、つま先を水に浸して水に慣れるように、単純なフレキシブル基板から始めて、思った通りのフレキシブル基板設計ができるケースかもしれません。あるいは、いきなり両足で飛び込むような、マイクロビアで多層フレキシブル基板の設計に取り組むような難解なケースかもしれません。いずれのケースにしても、私たちは設計者にサポートを提供しています。こちらをクリックして詳細をご連絡ください。