Mobile menu
PCB設計
ホーム PCB設計

PCB設計

業界をリードする専門家によるPCB設計の最新情報をご覧ください。

Learn How Altium Supports PCB Designers
Filter
見つかりました
Sort by
役割
ソフトウェア
コンテンツタイプ
適用
フィルターをクリア
EDAソフトウェアベンダーのロックにさよならを EDAソフトウェアベンダーのロックにさよならを 1 min Blog マルチCADサポートにより、PCB設計チームのEDAベンダーロックが終了します。あなたの電子設計チームが、あらゆるECADファイル形式のサポートで何ができるかを確認してください。 記事を読む
ABFはICパッケージングサプライチェーンにおける重要な失敗点であり続けている ABFはICパッケージングサプライチェーンにおける重要な失敗点であり続けている 1 min Blog 半導体産業は、供給チェーンにおいて成長する課題に直面しており、今日話題にするのはチップ自体ではありません。高性能プロセッサの生産において重要な役割を果たすアジノモト・ビルドアップ・フィルム（ABF）が、潜在的なボトルネックとなっています。最先端の電子機器への需要が急増し続ける中、ABF基板市場はそのペースに追いつくのに苦労しており、チップメーカーとその顧客にとって不安定な状況を生み出しています。 半導体製造におけるABFの重要性 IC基板で最も一般的に使用される材料であるABFは、集積回路とプリント回路基板の間の重要なリンクとして機能し、電気絶縁、熱放散、および信号分配を提供します。1999年に アジノモトによって初めて導入されたABFは、そのユニークな特性のために高性能プロセッサのパッケージングにおける 選択材料としてすぐに広まりました。エポキシ樹脂と無機フィラーで構成されるこのフィルムは、優れた寸法安定性を提供し、 先進的な製造技術を通じてマイクロスケールの回路の作成を容易にします。 現代の電子機器におけるABFの重要性は、過小評価できません。CPU、GPU、SoCなどの先進的なコンポーネントを搭載するスマートフォン、コンピュータ、データセンター、そして増え続ける車両のパッケージングにおいて、第一選択の材料です。細い線幅をサポートする能力と、付加プロセスとの互換性が、高密度インターコネクト（HDI）および超高密度インターコネクト（UHDI）PCBの製造に不可欠とされています。 ABF需要と市場の成長 過去数年間でABF市場は顕著な成長を遂げています。 Thornburg Investment Managementによると、2020年の8億3250万ドルから2028年には30億1000万ドルへと成長すると予測されており、これは約17.43%の複合年間成長率（CAGR）を反映しています。このABFの急速な成長は、主に半導体産業によって推進されていますが、 超高密度インターコネクト（UHDI）PCBも成長の原動力となるでしょう。 ABF需要の増加を促す5つの要因 ABF需要の成長を促進しているいくつかの要因があります： ミニチュア化：より小さく、より強力なデバイスへの絶え間ない追求は、ABF需要の主要な推進力です。コンポーネントが縮小するにつれて、より高い密度と細かいピッチを扱うことができる先進的なパッケージングソリューションの必要性が高まります。例えば、現代のスマートフォンは、ポケットサイズのデバイスに初期のスーパーコンピューターよりも多くの計算能力を詰め込んでいます。このようなミニチュア化のレベルは、ABFのような先進的なパッケージング材料を使用することでのみ可能であり、これにより、そのようなコンパクトな設計で必要とされる複雑な相互接続が可能になります。 5G技術：5Gは、大量のデータを高速で処理できる先進的な半導体を必要とします。ABF基板は、これらのチップをパッケージングする上で重要であり、5Gが約束する超高速、低遅延通信を可能にします。ABFの優れた電気的特性は、信号の整合性が重要な5Gアプリケーションに適しています。5G対応デバイスやインフラストラクチャの展開が続くにつれて、これらのアプリケーションでのABFの需要は大幅に増加すると予想されます。 持続可能性：ABFは、より効率的な設計をサポートし、全体的な材料使用量を削減できる能力のため、従来の材料と比較してより環境に優しいオプションと考えられています。ABF基板は、消費電力が少ない効率的なチップ設計を可能にすることで、持続可能性にも貢献します。これにより、携帯型デバイスのバッテリー寿命が延び、データセンターやその他の大規模コンピューティング設備の全体的なエネルギー消費が削減されます。 電気自動車（EV）：現代のEVは、バッテリー性能から自動運転まで、あらゆることを管理するために多数のセンサーやプロセッサーに依存しています。これらのアプリケーションに必要な高性能チップは、しばしばそのパッケージングにABF基板を使用しています。高度運転支援システム（ADAS）や自動運転技術には、洗練されたプロセッサーが必要です。これらの複雑で高電力のチップをサポートできるABFの能力は、EV技術の進歩を可能にする重要な要素です。 人工知能：AIの爆発的な成長も、ABFへの需要を高める強力な力です。AIアクセラレーターや特殊な機械学習プロセッサーは、チップ設計の限界を押し広げ、熱の放散と信号の整合性を管理するために高度なパッケージングソリューションを必要とします。ABF基板は、これらの最先端のアプリケーションにおいてしばしば選択される材料であり、さらに材料への需要を促進しています。 記事を読む
新しいEU 2025 待機電力消費基準 新しいEU 2025 待機電力消費基準 1 min Blog 欧州連合（EU）は、2025年に電子機器の新しい待機電力基準を導入する準備をしています。これらの規制により、多くの種類の製品に対して待機電力消費が大幅に削減されることが求められます。その目的は、エネルギーコストを数十億ドル節約し、さらには毎年数百万トンのCO2排出量を削減することです。 EUは長年にわたり、エネルギー効率と環境持続可能性の取り組みや立法において世界をリードしてきました。EUがますます注目しているのは、電子機器やデバイスの待機電力消費—時には「ファントムロード」や「ヴァンパイア電力」とも呼ばれる—です。 なぜ待機電力に焦点を当てるのか？ 一つのデバイスの待機電力消費を見ると、それほど大きな問題には見えません—多くのデバイスで月に1kWh未満です。しかし、全体像を見て、今日使用されている数百万台のデバイスを考慮に入れると、待機電力は家庭やビジネスで使用される電気の大きな部分を占めることがわかります。待機電力は、先進国における全体の電気使用量の最大10%を占めると推定されています。このような無駄遣いは、すべての人々の電気代を高くし、環境に害を及ぼす炭素排出を増加させます。 2025年基準：より厳しい制限、範囲の拡大 2023年4月に発表された、 EUの新しい2025年の待機電力基準は、2025年5月9日に施行される予定です。これらの基準は、待機モードのデバイスに対してより厳格な要件を設定し、現行の法律よりも多くの製品カテゴリに適用され、より厳格なテストと報告手順を要求します。この規制は、製造業者が よりエネルギー効率の高い製品を設計するよう促し、ヨーロッパのより大きな気候目標に向けて積極的な貢献をすることを目的としています。 待機電力要件は、EUの 持続可能な製品のためのエコデザイン規制（ESPR）の一環です。この規制は、製品の設計および製造から最終的な廃棄に至るまで、製品の環境性能基準を設定します。ESPRの下では、EUで販売されるすべての電子製品は、待機電力を含む多くの分野で特定の基準を満たさなければなりません。 待機電力許容量の削減 現行の規制によると、デバイスの許容待機電力消費量は最大1Wです。新しい2025年の規制によると、これらの基準によって規制されるデバイスは、待機またはオフモードで0.5W以上を使用することはできません（これは2027年にさらに厳しくなり、最大0.3Wまで引き下げられます）。デバイスが待機モード中にアクティブなディスプレイ画面を持っている場合、制限は0.5Wではなく0.8Wです。 「ネットワーク待機」モードを持つデバイスにも新しい制限が適用されます。つまり、製品がアクティブに使用されていないときでも、デバイスはネットワーク接続（例えば、Wifi）を維持します。これらのデバイスの現在の最大消費電力は、製品タイプによって3Wから12Wの範囲です。新しい2025年の基準は、この許容量を2Wから8Wに減らし、よりエネルギー効率の高いネットワーキング技術の開発を促進することを意図しています。 より広範な製品カテゴリのカバレッジ 2025年のアップデートでは、EUの待機電力使用規制がこれまでよりもはるかに多くの製品カテゴリーに拡大されます。これは、現行の規制に含まれていない多くの種類の電子機器が、家庭やビジネスの両方で非常に一般的になり、全体の待機消費電力による電気使用量に大きく貢献するようになったためです。 現在、規制は家庭用電化製品やオフィス機器、例えばテレビセット、コンピュータ、キッチン機器などに焦点を当てています。新しい2025年のガイドラインの下では、スマートスピーカー、ゲームコンソール、モーターで動作する家具、自動カーテンやブラインド、およびスマートホーム/スマートオフィス環境で使用されるその他のデバイスなど、追加の製品カテゴリーが含まれるようになります。 変更と関連するエネルギー節約のいくつかの例を以下に示します： 現行の規則が適用されるテレビは、現在、待機電力使用が最大1Wに制限されています。新しい2025年の基準ではこれを半分の0.5Wに削減し、毎日20時間待機状態にあるテレビ1台あたり、年間で推定3.65kWhのエネルギー節約が見込まれます。 スマートスピーカーは、現行の規制には含まれていないが、2025年のガイドラインには含まれることになる製品の例です。現在、ほとんどのスマートスピーカーはスタンバイモードで約2-3Wを使用しています。新しい規制では、これを大幅に削減し、0.5W以下にすることが求められます。これにより、デバイスごとに年間約17.5kWhの節約が見込まれます ゲームコンソールも新しい規制の対象に含まれます。現在、これらは一般に休止モードで10-15Wを消費していますが、拡大された2025年のガイドラインでは、ネットワークスタンバイ時にはこれらのデバイスが2Wのみを使用することが許可されます。この変更により、コンソールごとに年間約100kWの節約が見込まれます。 記事を読む
シグナル・インテグリティ_記事 2 高速PCB設計：信号整合性、EMI軽減、および熱管理の確保 1 min Blog シミュレーションエンジニア シミュレーションエンジニア シミュレーションエンジニア 高速信号の整合性は、現代のPCB（プリント回路基板）設計において重要であり、性能、信頼性、およびコンプライアンスに影響を与えます。高速PCBを設計するには、クロストーク、電磁干渉（EMI）、および熱管理などの信号整合性の問題を管理する必要があります。この記事では、クロストーク、グラウンドプレーン戦略、電磁干渉（EMI）、および熱管理を含む高速信号整合性のいくつかの重要な側面を探り、実用的な洞察と例を提供します。これらの概念をさらに深く掘り下げ、拡張された戦略と詳細な例を提供しましょう。 電磁結合とクロストーク 電磁結合：隣接するトレースの信号は、互いに電磁場を誘導することができ、干渉を引き起こします。この現象は電磁結合として知られており、高い周波数でより顕著になります。例えば、密接に配置された高速データラインを持つPCBを考えてみましょう。あるトレースが高周波のクロック信号を運び、隣接するトレースが敏感なデータ信号を運ぶ場合、クロック信号によって生成された電磁場はデータ信号にノイズを誘導し、データエラーを引き起こす可能性があります。 トレースの近接性：信号トレースが互いに近いほど、クロストークの可能性が高くなります。この干渉を減らすためには、トレース間に適切な間隔を保つことが重要です。例えば、高速イーサネットPCBでは、ペア内の信号整合性を確保するために差動ペアが密接に配線されます。しかし、異なるペア間ではクロストークを防ぐために十分な間隔が保たれます。 高周波信号：高い周波数は、より強力な電磁場を生成し、クロストークを悪化させる可能性があります。信号周波数が増加するにつれて、適切なレイアウトと間隔を確保することがますます重要になります。例として、RF回路設計では信号がギガヘルツ周波数に達することがあります。RF信号トレースを他のデジタルまたはアナログトレースから分離して干渉を防ぐために特別な注意が必要です。 不十分なグラウンディング：不適切なグラウンディングはクロストークへの感受性を高めます。固定された連続的なグラウンドプレーンは、リターン電流のための低インピーダンスパスを提供し、信号干渉のリスクを減少させます。例えば、多層PCBでは、信号層の直下にグラウンドプレーンが配置されます。これにより、リターン電流が明確なパスを持ち、クロストークの可能性を最小限に抑えることができます。 高速デジタル通信分析において使用されるアイダイアグラムは、開いたアイパターンを通じて信号整合性を示し、色のグラデーションが信号密度と性能を示しています。 EMI軽減技術 適切なPCBレイアウト： トレースのルーティングを最適化し、ループ領域を最小限に抑え、グラウンドプレーンを効果的に使用することで、EMIを大幅に削減できます。例えば、高速デジタル設計では、重要な信号トレースをグラウンドプレーンの間に挟まれた内部層にルーティングします。これによりループ領域が最小限に抑えられ、EMIに対する効果的な遮蔽が提供されます。 フィルタリング： フェライトビーズやキャパシタなどのフィルタを実装することで、高周波ノイズを抑制し、EMIを減少させることができます。例えば、フェライトビーズは電源ラインに配置され、高周波ノイズをフィルタリングし、それが敏感なアナログ回路に伝播するのを防ぎます。 コンポーネントの配置： 騒音の多いコンポーネントを敏感なエリアから離して配置し、適切な遮蔽を確保することで、EMIを軽減することができます。例えば、混合信号PCBでは、アナログコンポーネントを一方の側に配置し、デジタルコンポーネントを反対側に配置し、その間にグラウンドプレーンを配置して隔離を提供します。 金属シールド： 騒音の多いコンポーネントを金属シールドで囲むことで、EMI放射を防ぎ、近くの敏感な回路を保護できます。例えば、PCB上のRFモジュールは、電磁放射を含むためにしばしば金属シールドで覆われ、隣接する回路との干渉を防ぎます。 グラウンディングとボンディング： 適切なグラウンディングとボンディングを確保することで、リターン電流の明確な経路を提供し、グラウンドループの可能性を減少させることにより、EMIを最小限に抑えます。例えば、グラウンディングストラップやビアを使用して異なるグラウンドプレーンを接続し、PCB全体にわたってリターン電流の低インピーダンス経路を確保します。 フィルタ設計： 容量性および誘導性フィルタを使用することで、望ましくない周波数を効果的にブロックし、EMIを減少させ、信号の整合性を向上させます。例として、入力ラインに使用されるローパスフィルタは、高周波ノイズをフィルタリングし、敏感なコンポーネントに到達する信号の周波数のみを確保します。 記事を読む
PIMX8 プロジェクト - 第6章 Pi.MX8 プロジェクト - ボードレイアウト パート4 1 min Altium Designer Projects PCB設計者 PCB設計者 PCB設計者 Pi.MX8コンピュートモジュールSoMプロジェクトの新しいインストールメントへようこそ！このアップデートでは、PCB設計に最後の仕上げを行い、プロトタイプの生産準備を整えます。 前回の 記事では、信号層のルーティングを完了しました。これはPi.MX8モジュールのPCBレイアウトで最も時間がかかる部分でした。しかし、同じくらい注意を要する2つのタスクがまだ残っています。電源プレーンのルーティングと信号遅延の調整です。 電源プレーン まず、電源プレーンから始めましょう。私は通常、遅延調整を最後のステップとして行うのが好きです。なぜなら、長さ調整のために必要なメアンダーがボード上の残りのスペースをしばしば埋め尽くすからです。例えば、電源ネットをルーティングする際に追加のVIAを配置する必要がある場合（時には必要になることがあります）、必要なスペースを作るために長さ調整プリミティブを調整する必要が出てくるかもしれません。最後に長さ調整プリミティブで残りのスペースを埋めることで、追加の作業を避けることができます。 利用可能な電源プレーン層 レイヤースタックを見ると、2つの専用の電源プレーン層が利用可能であることがわかります。これらの層は、薄いプリプレグによって隣接するグラウンド層から分離されています。このスタッキングは低インダクタンスプレーンの容量を増加させ、高周波でのPDNインピーダンスを減少させるのに役立ちます。 まず、高電流の電源レールを配線しましょう。この場合、これらはi.MX8 SoCとDRAMコントローラーのコアおよびメモリレール、そしてLPDDR4 ICです。 SoCのPMICコアおよびメモリ供給 VCC_ARMおよびVCC_SOCレールはリモートセンシングを使用しており、これはバックコンバーターのフィードバックノードがMIC近くの出力コンデンサにルーティングされるのではなく、i.MX8の電源パッドにルーティングされることを意味します。これは、電源プレーンまたはポリゴンを通る電圧降下を補償するためです。これらのレールの電流が比較的高く、PMICがこれらの電圧を正確に調整する必要があるため、負荷で直接「電圧を測定」することが重要です。次の図は、電源ポリゴンを通る電圧降下を示しています： 電源ポリゴンを通る電圧降下 VCC_ARMレールのパワーポリゴンは、レイヤー6にルーティングされています。ポリゴンのアウトラインに近くルーティングされたトレースは、リモートセンシング信号です。理想的には、リターンパス電流によって導入される寄生効果を補償し、フィードバックをノイズに対してより耐性を持たせるために、差動電圧を測定したいところですが、私たちの場合、これは必要ありません。参照設計の推奨に従います。 VCC_SOCポリゴン フィードバックトレースは、SoCのピンの近くで「ネットタイ」を使用して、フィードバックネットをパワーネットに接続します。ネットタイを使用しない場合、フィードバックトレースとパワーポリゴンの間のクリーンな分離を手動で確保する必要があります。このアプローチはエラーが発生しやすいです。ネットタイは、両端に小さなパッドを持つ短いトレースセグメントからなるフットプリントです。コンポーネントタイプをネットタイに設定することで、Altium Designerはこのコンポーネントに対してショートサーキットエラーを生成しません。 VCC_ARMポリゴンとDRAMパワーレールは、レイヤー5で同様の方法でルーティングされています。 VCC_ARMが強調表示され、DRAMパワーレールが紫色で表示されています 残りの電源レールは、レイヤー5と6に分配されています。1.8Vおよび3.3Vのシステム電源ポリゴンは、これらのレールに接続されている多くのコンポーネントがボード全体に分散しているため、ボード全体にわたって広がっています。 記事を読む
SI 記事 1 PCBデザイナーのための究極の高速信号整合性入門 1 min Blog シミュレーションエンジニア シミュレーションエンジニア シミュレーションエンジニア シグナルインテグリティの基礎 シグナルインテグリティとは、PCB（プリント回路基板）を通過する電気信号の品質と信頼性を指します。高速PCB設計において、シグナルインテグリティを維持することは重要であり、わずかな信号の歪みでもデータの破損、通信エラー、全体的なシステムの故障につながる可能性があります。インピーダンスの不一致、クロストーク、信号の反射、電力の変動などの要因がシグナルインテグリティに大きな影響を与えるため、慎重な設計と分析が必要です。 PCBにおけるインピーダンスの理解 PCB設計の文脈において、インピーダンスとは、交流が回路を通過する際に遭遇する抵抗のことです。このインピーダンスは、トレースの幅や厚さ、これらのトレースの間に使用される誘電体材料の種類、PCBの層の全体的な構成など、さまざまな要因によって形成されます。高速PCBアプリケーションでは、信号の反射を避け、信頼性の高いデータ伝送を保証するために、一定のインピーダンスを維持することが重要です。 高速PCB設計におけるインピーダンスの一貫性を確保するために、いくつかの戦略的な技術が適用されます： 制御インピーダンストレース： エンジニアは、目標インピーダンス値を達成するために、トレースの幅や間隔といった幾何学的特性を設計します。高度なシミュレーションツールが使用され、これらのインピーダンスレベルを生産前にモデル化し検証します。例えば、特定の信号トレースに対して50オームのインピーダンスを確立することが設計要件となる場合があります。シミュレーションを通じて、トレースの寸法はこの仕様を一貫して満たすように微調整されます。 差動ペア： 高速信号伝送において、信号はしばしば差動ペアとして配線され、これは2つの補完的な信号が同時に送信されることを意味します。この構成はインピーダンスを安定させるだけでなく、ノイズの軽減にも役立ちます。USB 3.0技術において差動ペアが一般的に使用され、信号の整合性を向上させ、電磁干渉を減少させます。 材料選択： 基板材料の選択は、インピーダンス安定性に大きな影響を与えます。一貫した誘電特性を持つ材料を選択することで、PCB全体でインピーダンスが変動しないようにします。例えば、安定した誘電定数で知られる標準のFR4材料は、回路基板全体でインピーダンスの一貫性を維持するためによく選ばれます（トレースが長すぎない場合）。 Altium DesignerのPCBスタックアップエディターに統合された電磁場ソルバー 反射と信号終端 信号反射は、信号がその経路に沿ってインピーダンスの不一致に遭遇したときに発生し、信号の一部がソースに向かって反射することを引き起こします。この反射は信号を歪ませ、データエラーを引き起こし、全体的な信号の整合性を低下させる可能性があります。インピーダンスの不一致の一般的な原因には、トレース幅の急激な変化、ビア、コネクターが含まれます。 終端技術は、伝送線のインピーダンスを負荷と一致させ、反射を最小限に抑えるために使用されます： 直列終端： これは、信号源の近くに抵抗を直列に配置することを含みます。これは短いトレースに対して単純で効果的です。例えば、高速メモリインターフェースでは、トレースインピーダンスに一致させ、反射を防ぐために33オームの直列抵抗が使用されるかもしれません。 並列終端： 記事を読む
どの電子部品がPCBのコストを削減できるか？ どの電子部品がPCBのコストを削減できるか？ 1 min Blog プリント基板（PCB）の設計は絶えず進化しており、電子設計者は新しい機能と信頼性を提供しながら、常にコスト効率に焦点を当てる必要があります。コンポーネントの選択とPCBコストへの影響の関係を理解することで、設計者とエンジニアは、パフォーマンスとコストの最適化においてより良い決定を下すことができます。 この記事では、PCBの製造コストに影響を与えることができる電子部品のさまざまな分類について探ります。また、設計要件を満たすだけでなく、コスト削減にも寄与する部品の選び方についての推奨事項を提供します。 キャパシタ キャパシタは、典型的なPCBレイアウトで使用される重要な要素であり、使用されるタイプに基づいて機能性と価格のバランスを取るのに役立ちます。フィルム、セラミック、または電解のいずれであっても。 セラミックキャパシタは信頼性が高く、安価であるため、一般的に使用されています。低ESL/ESRを持つため、デカップリングやノイズ抑制のような高周波アプリケーションに適しています。 多層セラミックキャパシタ（MLCC）は、小さなサイズ内に高い容量密度を特徴としており、多くの一般的な用途に理想的です。 電解コンデンサは、電源フィルターに必要とされるような高い静電容量値が必要な場合に選択されるべきです。 アルミニウム電解コンデンサは、同じレベルの静電容量ニーズにおいて タンタルや ポリマータイプよりも安価です。 フィルムコンデンサは、セラミックスと比較して高価ですが、タイミング回路や高忠実度オーディオアプリケーションなど、精度が最も重要な場合には他のタイプよりも選択されるべきです。 コスト効率の良いコンデンサを選択するためのヒント 必要な静電容量を評価する：アプリケーションに満足する最小の静電容量を考慮することで、過剰なキャップ値の仕様による不必要な費用を避けることができます。 標準値/サイズを選択する：標準サイズと値を選択することが推奨されます。これは、これらの一般的なコンポーネントのために利用可能な大量生産チャネルにより、お金を節約できるからです。 抵抗器 コンデンサと同様に、抵抗器はプリント回路基板（PCB）の設計において不可欠であり、使用されるタイプは与えられた設計のコストと性能の両方に大きな影響を与えることがあります。 カーボンフィルム抵抗器は、オプションの中で最も安価であるため、非常に精密でない多くのアプリケーションで使用できます。低価格で安定した性能を提供するため、予算設計に適しています。 厚膜抵抗器はコストと性能のバランスが良く、最高の精度が求められない様々な分野で広く使用されています。 金属膜抵抗器は高精度と信頼性を提供するため、精度が最も重要な場合に使用すべきです。厚膜よりは高価ですが、薄膜よりは安価です。 薄膜抵抗器は、通信機器や医療機器など、高い安定性と高精度が求められるアプリケーションにおいて、第一位にランクされます。厚膜タイプよりも高価ですが、ノイズ特性や熱安定性が優れています。 記事を読む