PCB設計 | PCB設計ソリューション

Thought Leadership 高速PCB設計でシグナルインテグリティを維持するための差動ペア配線配線の状態が良好でない高速信号私は過去に、お見合いをしたことがあります。ところが、見知らぬ相手の女性は遅刻の常習犯でした。時間通りにレストランに到着した私は20分ほど待った後に、約束をすっぽかされたのだと考えました。もう待つのはやめようと思ったとき、デートの相手が現れました。彼女の到着があと5分遅ければ、私たちが出会うことはなかったでしょう。高速PCBの設計でも、これと同じようなことが起こり得ます。それは、差動ペアが正しく配線されていない場合です。片方の信号が然るべき場所に到着しても、もう片方の信号が現れなければ万事休すです。デートをすっぽかされた信号の気持ちが傷つくことはないとはいえ、シグナルインテグリティーが低下したり、回路がまったく機能しなくなったりする問題が発生します。高速信号のための信頼できる橋渡し役として、双方が予定通り出会えるように配線を行う必要があります。差動配線に関するヒントとテクニックその後も私たちはデートを重ねましたが、私は相手が時間を守れるようにするためにいくつかのトリックを使いました。相手を騙すことは道徳的に議論の余地があるでしょう。ただし、このトリックの対象が差動ペア信号であれば、時間厳守を徹底させることでシグナルインテグリティーを確保できます。下記のヒントを参考にして、タイミングを踏まえた差動ペア配線を行いましょう。等長配線: 等長配線は差動ペア配線の最優先事項でしょう。片方の信号を放置したまま、もう片方だけで作業を進めるのは厳禁です。差動ペアの配線長が一致しないと、タイミング差によって相殺的干渉が発生し、シグナルインテグリティーが低下してしまいます。デートの相手の身長に対する好みが人によって違うのと同じように、配線長の不一致に対する耐性はそれぞれの回路によって異なります。設計を開始する前に、差動ペアを比較して、配線長の不一致に対するそれぞれの耐性を確認してください。並行配線: 差動ペア配線では並行配線が最善策です。並行配線はEMIを解消するだけでなく、等長配線にも役立ちます。電気的なクリアランスと沿面: 人間で言えば、今の恋人と昔の恋人に相当するように、それぞれ差動ペアはできるだけ近接させないことが肝心です。近接して配線した複数の差動ペアは、必ずマイナスの影響を及ぼし合います。十分な距離を保ことで、優勢度に関する衝突とEMIを最小限にすることができます。差動ペアは、EMIの影響を受けやすいコンポーネントにも近接させてはなりません。この距離はクリアランスと沿面の両方で測定されるものです。回路のクリアランスと沿面の要件は、さまざまな方法を使って満たすことができます。差動ペアをこのように配線しないこと鋭角は厳禁: 差動ペアは方向を一切変えることなく、まっすぐに配線することが最善です。とはいえ、PCBのレイアウトがそれを許さないこともあるでしょう。女性のなかにはなめらかな体型の男性を好む人もいますが、差動ペアは「必ず」なめらかなカーブを好みます。カーブが鋭角になると、はるかに多くのEMIが発生するため、方向を変える場合は45度以内にすることが望ましいでしょう。EMIはカーブの内側と外側で発生し得るため、これを両方で考慮に入れることが重要です。ビア: 一度に複数の恋人がいるのは、褒められたものではないでしょう。それと同じように、たくさんのビアを使うのも得策ではありません。ビアの配置は、シグナルインテグリティーの低下がわずかな場合にしか保証されません。ビアを使い過ぎるとシグナルインテグリティーが大幅に低下し、差動ペアで破壊的な反射が発生する恐れがあります。 PCBでビアを使わざるを得ない場合は、必ずスタブ長を短くするか、スタブのバックドリルを行ってください。ビアスタブは開口部のある伝送線路として機能するため、信号反射が増加します。スタブ長によっては、信号が180度の角度で差動ペアに反射され、有効な反射が無効になることもあります。スタブのマイナスの影響を抑制するための一番の方法は、ブラインドビアまたはベリードビアを使用するか、ビアスタッズにバックドリルを行って、スタブ長を最小限にすることです。ただし、これらの方法はすべて製造コストを引き上げるため、予算が厳しい場合は距離を離した基板層でビアを接続するとよいでしょう。8層の基板では、1～7の接続に1～2の接続よりも短い未使用のスタブを使用します。また、ビアが原因で発生する信号遅延量も一致させることが重要です。これについては、差動ペアの各伝送線路で同じ数のビアを使用するか、ビアが足りないほうの伝送線路に相応の蛇行配線を追加することで対処できます。誰もデートの邪魔者にはなりたくありません。すべてを均等に調和させるようにしてください。

混合信号システムにおけるEMIを適切なPCBグラウンド設計を使用して減少させる方法

適切なPCBグラウンディング設計で混合信号EMIを低減しますこれらのPCBグラウンディング設計の実践を使用して、混合信号PCBレイアウトでEMIを防止するのに役立ててください。

Thought Leadership マルチチャンネルデザインで回路の複製を簡単に行う方法回路のコピー、特にフラット設計でのコピーにはいくつかの固有の課題が存在し、設計者の悩みの種になります。マルチチャンネルデザインにより回路と配線のデータを効率的にコピーすることで、フラット設計に関連する一般的な課題を解決できます。

Whitepapers 最新のPCBレイアウトの課題の解決方法はじめに「ママ、子供たちを小さくしちゃったよ」、「世界って小さいんだね」。ディズニーファンにはおなじみのフレーズです。しかし、これらのフレーズを使って、プリント基板(PCB)設計の継続的な小型化を同様に簡単に表現できます(図1)。以下の統計を考えてください。過去10年間で平方インチ当たりのピン数が3倍になった一方で、基板面積は比較的一定に維持されました。 15年間で、部品1個当たりの平均ピン数が4 ～ 5分の1に減った一方で、平均部品点数が4倍になりました。設計のピン数は3倍になり、ピン間の接続数は倍増しました。その結果、部品と最終製品が小さくなるにつれて、PCBレイアウトはより高密度かつ複雑になりました。PCBの小型化と複雑性がともに高まることで、全ての部品を調和させ確実に動作させる責任があるPCB設計者は複数の課題に直面しています。ある調査では、エレクトロニクス企業の53%が、最も競争力のある製品を低コストでより迅速に市場に投入しようとする際にPCBの複雑性が増大することが主な課題であると回答しました。PCBレイアウトの最も一般的な課題の一部を以下に示します。多ピンボールグリッドアレイ(BGA)の配線小さく不規則な形状の製品に適合するフレキシブルPCBの設計層数を増加させることなくPCBレイアウト密度を高めること複雑な多層PCB設計における電圧降下の回避効果的なECAD-MCAD統合と製造業者とのよりよいコミュニケーションの確保高密度で複雑なPCB上に十分なテストポイントを備えることこれらの課題は全て、最先端の統合PCBレイアウトソフトウェアによって軽減できます。 BGAの配線の課題を解決 BGAは、多ピン超高密度のPCBと集積回路(IC)のパッケージ化のための一般的な手法です。PCB設計者がBGAを選択するのは、小型化および機能要件を満たすのに必要な柔軟性を備えていながら、コスト効率を高めることができるためです。問題は、ピン数が増えピッチが細かくなるにしたがって、「BGAブレークアウト」(BGAの配線)がさらに難しくなるということです。非効率的な配線は層数を増加させ、ひいてはコストを押し上げ、シグナルインテグリティの問題、層間剥離、ビアのアスペクト比の問題を発生させる場合があります。(※続きはPDFをダウンロードしてください) 今すぐ

Easy, Powerful, Modern