Mobile menu
PCB設計
ホーム PCB設計

PCB設計

業界をリードする専門家によるPCB設計の最新情報をご覧ください。

Learn How Altium Supports PCB Designers
Filter
見つかりました
Sort by
役割
ソフトウェア
コンテンツタイプ
適用
フィルターをクリア
5日間のチップ供給 PCB用の5日間のチップ供給があったら、あなたは何をしますか？ 1 min Engineering News 需要の圧力と半導体の長期的な不足により、米国の企業は5日分のチップ供給に減少しています。 記事を読む
PCB設計者の面接ガイド PCB設計者の面接で訊かれる質問とは：新人エンジニア向けガイド 1 min Interviews 新人PCB設計者向け：最初の面接で訊かれる質問をご紹介。面接で良い印象を残したいなら、ここでご紹介するヒントを参考にしてください。 記事を読む
モード変換 モード変換のガイド、その原因と解決策 1 min Blog 差動ペアは、受信機での適切な終端と共通モードノイズの抑制を目的として、そのインピーダンスと長さのマッチング許容度について最もよく議論されます。ボード間接続やカスケード伝送線配置などの相互接続では、時々見落とされがちな重要なEMCコンプライアンス指標があります。これはモード変換であり、差動および共通モード信号伝送のSパラメータ測定で視覚化できます。 「モード変換」という用語は、特に波が二つの媒体間の界面を横切って伝播する際に屈折する光学の文脈で最もよく議論されます。ここでは、波が真の非偏光（TEM）波から部分的または完全に偏光した波に変わることがあります。電子設計、特に高速相互接続設計では、信号が受信機で読み取り、解釈できるように、モード変換はある値以下に制限されなければなりません。この記事では、高速設計におけるモード変換の短い概要と、一般的な差動標準からのいくつかの例を見ていきます。 モード変換の概要 用語「モード変換」とは、差動信号を共通モード信号に変換することを指します。これは少し単純化しすぎるかもしれません。差動信号に含まれる全ての電力が共通モードに変換されるわけではありません。代わりに、変換された信号の一部は周波数領域に渡って広がり、特定のタイプのSパラメータ測定で観測されます。本質的に、差動信号は共通モード信号に変換される際にいくらかのエネルギーを失っており、信号の大部分が 共通モードに変換されてしまうと、差動信号は回復不可能になるかもしれません。 モード変換とそれによる共通モードノイズについて、なぜ気にする必要があるのか疑問に思うかもしれません。差動受信機は共通モードノイズを排除しないのでしょうか？これには二つの考慮すべき回答があります： 共通モード電流は共通モード放射EMI（双極子放射）を引き起こし、それが非常に強い場合、放射試験での失敗を引き起こす可能性があります。これはエッジレートの間に起こり、印刷された差動ペア/コネクターやケーブルを介した高速信号伝送中に強い放射が発生します。 受信機は受信する共通モードノイズの大部分を抑制できますが、すべてを抑制することはできません。したがって、共通モード電流は制限されるべきです。再び、これはエッジレートの間に重要です。モード変換が高いとき、信号の共通モード部分は受信機が確実に抑制できるものよりもはるかに強力かもしれません。 混合モードSパラメータ モード変換は、混合モードSパラメータを使用して数学的に記述されます。これらのSパラメータは、入力差動信号のSパラメータと結果として生じる共通モードノイズを単一の行列に混合します。同様に、この行列は、任意の入力共通モード信号（またはノイズ）と出力で見られる結果の差動モード信号のSパラメータも記述します。混合モードSパラメータ行列の定義は次のとおりです： ここで、「D」は差動信号を、「C」は共通モード信号を指します。添字の数字は通常の意味を持ち、差動ペア接続のポート1と2を指します。 ここには16のパラメータがありますが、実際にはこれらすべてが使用されるわけではありません。必要な特定のパラメータは、行列内のパラメータ命名を解読することによって決定できます： つまり、差動ペアのポート1に差動信号のみが与えられた場合に、ポート2で見られる共通モードノイズの量を決定したい場合、その量は積(SCD21)(a1d)に等しいです。これらの測定されたSパラメータを使用して、受信機に伝達される共通モードまたは差動モードの電力の量、またはケーブルに乗せられる量を決定することができます。 モード変換の限界 この共通モード信号がどれほど多いと多すぎるのか？答えは、I/Oからケーブルに伝播する共通モードノイズが非常に少なくても、EMCの失敗を引き起こす可能性があるということです。特定の電流は周波数の関数であり、取り組んでいる特定の標準に依存します。例えば、FCCクラスAおよびクラスBの製品はCISPR製品とは異なる限界を持ちます。下の表は、FCCクラスAおよびクラスBの製品に対するこれらの限界をまとめたものです（データをまとめた故ヘンリー・オットに感謝します）。 周波数 FCCクラスA FCCクラスB 1.7 MHz* 記事を読む
差動ペアのインピーダンス: PCB設計のための演算器の使用 差動ペアのインピーダンス：PCB設計のための演算器の使用 1 min Blog 私は高校でさまざまなコンピューターの授業を受け、なぜイーサネットケーブルの導体が互いにねじれているのか常に疑問に思っていました。これが、信号が互いに干渉することなく目的地に到達することを保証する単純な設計方法であることを、私はほとんど知りませんでした。往々にして、複雑な問題に対する最善の解決策は、実のところ最も単純なものです。 導体の差動配線は、イーサネットケーブルに限らず、PCBにおける主要なトポロジーの1つです。回路基板の設計者は、多くの場合、差動トレースではなくシングルエンドトレースの観点から伝送線路のインピーダンスを論じます。 一部の設計者は、差動ペアの各配線を固有のシングルエンドトレースとして扱う傾向があります。これにより、各配線間に存在する自然な結合が無視され、差動ペアのインピーダンスとシングルエンドのインピーダンスは大きく異なることになります。 伝送線路は本当にあるのか? トレースが伝送線路として動作するかどうかは、特定のトレースでの伝送遅延に依存します。デジタル信号の立ち上がり時間、つまりアナログ信号の発振周期の4分の1が、トレースに沿った往復の伝送遅延の2倍未満である場合は、トレースを伝送線路として扱う必要があります。 より保守的な業界標準のルールは、トレースの伝送遅延が、立ち上がり時間または発振周期によって定義される、臨界往復伝送遅延の10%を超える場合に、トレースを伝送線路として扱うというものです。疑わしい場合は、信号反射による問題を防ぐために、インピーダンスを一致させた方が安全です。 差動 vs シングルエンドインピーダンス 高速/高周波PCBでのインピーダンスの不整合は、信号を乱す可能性があります。信号の共振によるリンギングなどの問題は、シングルエンドの配線にインピーダンスの顕著な不整合がある場合に発生します。通常、低周波信号ではインピーダンス整合は不要です。ただし、トレースとその上流、および下流のコンポーネントの間の不整合が大きい場合は例外です。高速および高周波のPCBでは、インピーダンスは常に一致する必要があります。 シングルエンドトレースのインピーダンスは、通常、伝搬信号が含まれているかどうかにかかわらず、隣接するトレースを無視して計算されます。差動ペアでは、隣接するトレースが信号トレースとして逆方向にリターン電流を伝搬すると仮定すると、一方のラインの信号は誘導によって他方のラインに結合されます。またこれらのラインは、基板誘電体に起因する 寄生容量をライン間に持ちます。 PCBの差動ペアの配線とビア クロストークがコントロールされるほか、差動トレース間の結合によって、実際には各トレースのインピーダンスが低下します。設計者は、単純なシングルエンドトレースのインピーダンス演算器を使用して差動トレースのインピーダンスを計算すべきではないことに注意する必要があります。 デジタル信号の場合は、差動インピーダンスを計算する際に信号の周波数帯も考慮する必要があります。数学的に理解するため、デジタル信号の周波数内容は、アナログ周波数の合計として表すことができます。これは、デジタル信号を伝送する差動ペアでの結合は、デジタル信号の周波数帯全体に大きく依存することを意味します。 デジタル信号の強度の大部分は、折点周波数より低い周波数に集中しており、立ち上がり時間の逆数の約3分の1に等しくなります。動作周波数と折点周波数の間のすべての周波数が、インピーダンスの決定要因になります。 差動インピーダンス演算器 ストリップラインとマイクロストリップの差動ペアは、基層の存在によりインピーダンス値が異なります。対称、および非対称のストリップラインや、埋め込みマイクロストリップも、表面マイクロストリップとはインピーダンス値が異なります。 基層の絶縁体および形状により、配線の有効比誘電率が変更され、配線が伝送線路として機能するかどうかを決定する臨界遅延時間も変更されます。 多くの差動インピーダンス演算器を使用する場合は、トレースの有効比誘電率を事前に知っておく必要があります。これには、特定のジオメトリに合わせて調整された別の計算機能が必要です。 記事を読む
PDNインピーダンスシミュレーション SPICE SPICEにおけるPDNインピーダンスのシミュレーションと解析 1 min Blog パワーインテグリティ解析で寄生と誘導効果を適切にモデル化する方法を知っていれば、SPICEでPDNシミュレーションを実行できます。 記事を読む
基板のDFMプロセスを切り抜ける 基板のDFMプロセスを切り抜ける 1 min Blog アルティウムのPCB設計ブログ読者の皆さまは、おそらく、これまでに基板の設計や製造の経験をお持ちでしょう。私もそうですが、デザインを製造にリリースするのは、うれしくも悲しくもあることです。丹精込めて設計したハードウェアがもうすぐ形になる一方で、製造現場からDFMのリクエストが並んだ一覧が送られてくるからです。これは、1つも楽しいことではありません。この記事では、実装すべき設計機能を紹介し、製造前にやっておくべき手順について説明します。それがあれば、 DFMの厄介事を避ける上で役に立つでしょう。また、シグナルインテグリティ回路で起こる一般的なDFMの問題についても、いくつか例をご覧いただきます。 しっかりとした構成で始める 積層板が特定の厚さでしか提供されていないことを忘れてしまい、積層板の物理的な特性のみを考慮して材料を選択する技術者が大勢います。スタックアップは、任意ではなく限定的な厚さの選択肢から選んで設計する必要があるのです。そうしないと、製造業者から製造可能なスタックアップを提案され、トレースの配置を大幅に変更する必要が出てくる恐れがあります。たとえば、GNDプレーンの任意の分離幅として8mil (4milの誘電体層が2つ) を使って ストリップライントレースをこちらは設計したのに、製造業者から材料が5mil単位でしか提供されていないと告げられた場合は、トレースの幅を大幅に広げるか狭めるかしてインピーダンスを維持する必要があります。これは、特に密度が制限に達しようとしている場合に、深刻な状況になります。 この問題を回避するには、レイアウトを開始する前に製造業者に連絡し、基板に何をさせる必要があるのかを伝えます。少なくとも、基板で対応する必要のある周波数範囲、レイヤの数、目標としている全体的な厚さについて知らせておきましょう。インピーダンス制御のための目標DKやパネルのサイズ、意図される最終用途といった詳細は、製造業者が考えられる選択肢を絞り込む際に非常に有用です。現場で製造がスムーズに進むような材料を選択することも、最初から良い結果を出す上で役立ちます。 IPC-A-610に準拠する 基板を問題なく製造する上で必要なことを理解するにあたっては、ICP-A-610が一番の味方になってくれるでしょう。この文書はそれほど高価ではないため、まだお持ちでない場合は入手することをおすすめします [1]。この規格では、基板が3つのクラスに分類されています。クラス1では、故障率がそれほど重要にならない使い捨ての品目が対象となります。クラス2では、製造プロセスを踏まえ、確実に機能して故障率を低く抑える必要のある電子機器が対象となります。クラス3では、たとえば、ペースメーカーなど、故障が許されない機器が対象となります。各クラスに要求される仕様は、基本的にはPCB関連の故障モードを相殺するために組み込まれた安全マージンのレベルと、特定の現場でPCB製造プロセスに課せられる物理的な制限に伴う関連設計基準です。 大半の機器については、ドリルドローイングレイヤに「この基板はICP-A-610のクラス2に従って製造してください」という製造メモを残す必要があります。こうすることで、この規格を確実に守りながら基板を製造できるようになります。とはいえ、製造業者についてはちょっとした秘密があります。彼らはすべての設計でICPクラス2をチェックしているのです。これは単に、欠陥のために基板を戻されることを避けるためです。彼らがICPのクラス2の基準に照らして基板をチェックしているのであれば、こちらは設計が製造に渡される前に仕様を確実に満たしておく必要があります。単純に聞こえるかもしれませんが、これが技術者から最もよく耳にする問題なのです。 たとえば、「トレースにはシルクスクリーンを配置しない」や「SMTパッドにはソルダーマスクを使用しない」など、いくらかの常識があれば大半のIPCに準拠することができます。ただし、見逃しやすい基準もいくつかあります。それは、設計者が製造可能性ではなく、シグナルインテグリティやパワーインテグリティといった設計の別の側面に目を向けているからです。 アニュラリングのサイズ ICPの文書では、ドリルブレークアウトが定量化されています。ブレークアウトを防止するには、ビアの周囲のアニュラリングの直径を、大半の製造業者のドリルよりも12mil大きくする必要があります。この問題は、同軸コネクタや高速シリアルコネクタ向けの設計で発生する傾向にあります。シグナルインテグリティの場合、このパッドは邪魔にしかならないため、最小限に抑える必要があります。通常、技術者はこのサイズを8milにしようと試みます。達成不可能な数字ではありませんが、すべての製造業者が対応できるとは限りません。 ドリル トレースからドリルまでの距離 すべてのレイヤの銅箔からドリル穴のエッジまでの公称距離は、8mil以上にする必要があります。これは、ドリルがぶれて他のネットに接触しないようにするためです。8milでもかなり小さく、現在の最高水準では回路密度が上げられ、この制限にぶつかってしまうことが常となっています。ここで重要なのは、前もって計画して設計内で配線チャンネルを作成し、それに応じてトレースを設計することです。たとえば、10milのドリルで作成されたビアが2列あり、その列が40milの中心線上にあるとしましょう。配線チャンネルは、30milからDFMの両側で8milをマイナスした14milとなります。2つのトレースをここに収める必要がある場合、5milのトレースを使えば、4mil残すことができます。シグナルインテグリティの用途では、バックプレーン コネクタを使用する際に、かなりの頻度でこの方法が利用されています。たとえばAirMAXTMコネクタ [2] 記事を読む
PCB故障分析 PCB/PCBA 信頼性試験と故障分析の概要 1 min Blog PCBの信頼性テストと故障分析は密接に関連しています。ここでは、知っておくべきことと、どのように始めるかを説明します。 記事を読む