Layer Stackup Design

Reduce noise and improve signal timing, even on the most complex boards.

Learn More

多層基板＆マルチレイヤースタックアップ

差動ペアのインピーダンス: PCB設計のための演算器の使用

差動ペアのインピーダンス：PCB設計のための演算器の使用私は高校でさまざまなコンピューターの授業を受け、なぜイーサネットケーブルの導体が互いにねじれているのか常に疑問に思っていました。これが、信号が互いに干渉することなく目的地に到達することを保証する単純な設計方法であることを、私はほとんど知りませんでした。往々にして、複雑な問題に対する最善の解決策は、実のところ最も単純なものです。導体の差動配線は、イーサネットケーブルに限らず、PCBにおける主要なトポロジーの1つです。回路基板の設計者は、多くの場合、差動トレースではなくシングルエンドトレースの観点から伝送線路のインピーダンスを論じます。一部の設計者は、差動ペアの各配線を固有のシングルエンドトレースとして扱う傾向があります。これにより、各配線間に存在する自然な結合が無視され、差動ペアのインピーダンスとシングルエンドのインピーダンスは大きく異なることになります。伝送線路は本当にあるのか? トレースが伝送線路として動作するかどうかは、特定のトレースでの伝送遅延に依存します。デジタル信号の立ち上がり時間、つまりアナログ信号の発振周期の4分の1が、トレースに沿った往復の伝送遅延の2倍未満である場合は、トレースを伝送線路として扱う必要があります。より保守的な業界標準のルールは、トレースの伝送遅延が、立ち上がり時間または発振周期によって定義される、臨界往復伝送遅延の10%を超える場合に、トレースを伝送線路として扱うというものです。疑わしい場合は、信号反射による問題を防ぐために、インピーダンスを一致させた方が安全です。差動 vs シングルエンドインピーダンス高速/高周波PCBでのインピーダンスの不整合は、信号を乱す可能性があります。信号の共振によるリンギングなどの問題は、シングルエンドの配線にインピーダンスの顕著な不整合がある場合に発生します。通常、低周波信号ではインピーダンス整合は不要です。ただし、トレースとその上流、および下流のコンポーネントの間の不整合が大きい場合は例外です。高速および高周波のPCBでは、インピーダンスは常に一致する必要があります。シングルエンドトレースのインピーダンスは、通常、伝搬信号が含まれているかどうかにかかわらず、隣接するトレースを無視して計算されます。差動ペアでは、隣接するトレースが信号トレースとして逆方向にリターン電流を伝搬すると仮定すると、一方のラインの信号は誘導によって他方のラインに結合されます。またこれらのラインは、基板誘電体に起因する寄生容量をライン間に持ちます。 PCBの差動ペアの配線とビアクロストークがコントロールされるほか、差動トレース間の結合によって、実際には各トレースのインピーダンスが低下します。設計者は、単純なシングルエンドトレースのインピーダンス演算器を使用して差動トレースのインピーダンスを計算すべきではないことに注意する必要があります。デジタル信号の場合は、差動インピーダンスを計算する際に信号の周波数帯も考慮する必要があります。数学的に理解するため、デジタル信号の周波数内容は、アナログ周波数の合計として表すことができます。これは、デジタル信号を伝送する差動ペアでの結合は、デジタル信号の周波数帯全体に大きく依存することを意味します。デジタル信号の強度の大部分は、折点周波数より低い周波数に集中しており、立ち上がり時間の逆数の約3分の1に等しくなります。動作周波数と折点周波数の間のすべての周波数が、インピーダンスの決定要因になります。差動インピーダンス演算器ストリップラインとマイクロストリップの差動ペアは、基層の存在によりインピーダンス値が異なります。対称、および非対称のストリップラインや、埋め込みマイクロストリップも、表面マイクロストリップとはインピーダンス値が異なります。基層の絶縁体および形状により、配線の有効比誘電率が変更され、配線が伝送線路として機能するかどうかを決定する臨界遅延時間も変更されます。多くの差動インピーダンス演算器を使用する場合は、トレースの有効比誘電率を事前に知っておく必要があります。これには、特定のジオメトリに合わせて調整された別の計算機能が必要です。

高電圧PCBの設計とレイアウトのための材料選択

高電圧PCBの設計とレイアウトのための材料選択高電圧PCB設計には、高電圧に耐えられ、過電圧や高温環境での使用も可能である、特別に設計された基板材が必要です。

銅損失を減らす

PCBグラウンドレイヤーをクリアすることで導体損失を回復する導体の損失を回復する必要がありますか？I/Oやコネクタの近くでグラウンドプレーンをクリアすることがどのように役立つかをここで説明します。

2層PCBルーティング

2層PCB設計でデジタル信号をルーティングできますか？ 2層PCBは、設計者にとって一般的なエントリーレベルの選択肢であり、正しく構築されれば高速設計にも対応できます。

4層PCBスタックアップ

インピーダンス50Ωの2つの4層PCBスタックアップ基板の両面で高速コンポーネントをサポートできる4層PCBスタックアップが必要ですか？一般的な4層スタックアップに代わる次の代替案を検討してください。

マイクロストリップからのグラウンドクリアランス

Thought Leadership マイクロストリップPCBグラウンドクリアランスパート2：クリアランスが損失にどのように影響するか前回の記事では、インピーダンス制御されたトレースと近接する接地された銅プールとの間に必要なクリアランスについての議論といくつかのシミュレーション結果を提供しました。私たちが見つけたことは、プールとトレースの間の間隔が小さくなりすぎると、トレースはインピーダンス制御された共面導波管（接地ありまたはなし）になるということです。また、トレースと接地された銅プールの間の間隔に関する3Wルールが少し過度に保守的であることもわかりました。基本的に、目標インピーダンスを達成しようとしており、近くのプールがインピーダンスにどのように影響するかを心配している場合、3Wルールによって設定された制限よりも近づくことができます。ただし、適用できるクリアランスの正確な限界は、誘電体の厚さに依存します。厚い基板では、より小さいクリアランス対幅比が許容され、いくつかのシミュレーションで調査された実用的な積層板の厚さに対して3Wルールを快適に違反することがわかりました。前回の記事ではインピーダンスに焦点を当てましたが、損失に対する影響はどうでしょうか？この質問の理由が明らかでない場合、または伝送線設計の細かい点に最新でない場合は、近接する接地プールがインピーダンス制御された相互接続の損失にどのように影響するかを見るために読み続けてください。トレースの近くにグラウンドがあるとなぜ損失が発生するのか？これは妥当な質問であり、近くにある導体が静電荷や電流密度を帯びたトレースの周囲の電磁場分布をどのように変更するかに関連しています。グラウンドされた銅プールがマイクロストリップやストリップラインの近くに配置された場合に損失が発生する可能性がある理由を見るために、電場について見てみましょう。下の画像では、マイクロストリップの周囲の電場の概略図を描きました。トレースと同じ層に近くに接地された銅プールがある場合、いくつかの電場線は導体の端で終わります。グラウンドプールが電場線を地面領域に向かって引き込むため、電磁場はトレースと近くの銅プールの間の領域に強く集中します。これがどのようにしてより大きな損失につながるのか疑問に思うかもしれません。スキン効果と像電流さて、少し電磁気学のレッスンの時間です…信号がトレースを伝わっているとき、その関連する電流密度は信号を案内しているトレースの端の周りに集まります。しかし、私たちが電磁気学の授業で学ぶ典型的な図は、他のすべての媒体、他の近くの導体を含む、無限に長いワイヤーを考慮した場合にのみ適用されます。実際には、導体がトレースの近くに持ち込まれると、直交する電場が最も強いトレースの領域、つまりトレースの側面の端に沿って、電流が集まります。最近のいくつかの会議での私のプレゼンテーション、そして多くの他の研究者から見たプレゼンテーションでは、近くのグラウンドプレーンや銅の注ぎ込みにおける画像電流を無視しながら、スキン効果に関する解析計算が提示されています。これは主に、計算のための単純化と、プレゼンテーション中の簡潔さのためです。この特定の分布をすべてのトレース配置に対して計算することは、IEEEやJPIERのような学術雑誌の記事に値します。しかし、結合容量の役割と損失への影響を理解する上での主要な考慮事項です。導体における画像電流の生成とそれがスキン効果をどのように歪めるかについてもっと読むには、IEEEで公開されたこの記事をご覧ください： Moongilan, D. E. C. E. E. N. A. "PCBトレースからの放射放出に対する画像平面技術のスキン効果モデリング."