Mobile menu
シグナルインテグリティ
ホーム シグナルインテグリティ

シグナルインテグリティ

リソースライブラリを参照して、PCB設計とシグナルインテグリティの詳細をご覧ください。

What is Signal Integrity? PCB Design Fundamentals xSignals in Altium Signal Integrity Stimulus Design Rules Basics of Signal Integrity Analysis
Filter
見つかりました
Sort by
役割
ソフトウェア
コンテンツタイプ
フィルターをクリア
マイクロ波およびミリ波周波数におけるRFアンプのインピーダンス整合 マイクロ波およびミリ波周波数におけるRFパワーアンプのインピーダンス整合 1 min Thought Leadership MarketWatchによると、RFアンプの全体市場は2023年に270億ドルを超えると予想されています。では、これらのRFアンプはどこで使用されることが予想されているのでしょうか？5Gや一般的なセルラーネットワークの拡大により、予想される成長の大きな部分を占めることができます。PCBデザイナーにとって、特に高出力アンプの場合、RFアンプのインピーダンスマッチングは重要な設計ポイントになります。 大信号RFアンプのインピーダンスマッチング RF電力整合性に関わる人々は、特にパルスRFパワーアンプを扱う場合、アンプの出力を通じて過渡信号を抑制するためにモバイルデバイスに良好な電圧レギュレータが必要であることをよく知っているでしょう。RF設計に取り組み始めるかもしれない信号整合性に関わる人々は、RF回路を分析し、適切なインピーダンスマッチングを決定する際に、低信号レベルでSパラメータを使用することに慣れているかもしれません。Sパラメータの使用は、これらのアンプが非線形領域で動作しているため、Class ABおよびClass C RFアンプ設計には適していません。 低信号レベルでの電力伝送（つまり、線形領域において）に関しては、負荷インピーダンスが アンプの出力インピーダンスの複素共役に一致している場合に最大の電力伝送が保証されます。しかし、電力アンプ（通常、RF送信セクションに配置される）は、意図的なインピーダンスの不一致がある場合に、定格出力電力でより高い利得と効率を提供するかもしれません。 高出力で動作する場合、アンプの出力インピーダンス/負荷インピーダンスの一致/不一致が、負荷への最大電力伝送を生み出すものは、所望の周波数で最大効率を生み出す一致/不一致と一致しない場合があります（これは抵抗成分について確かに当てはまります）。では、最適な性能を確認するために、負荷における正しい一致したインピーダンスをどのように決定できるでしょうか？ソースによって見られるインピーダンスは、アンプの入力および出力電力レベルに依存するため、 アンプの出力によって見られる適切なインピーダンスを決定するためには、負荷プル分析を使用する必要があります。その後、この値に負荷のインピーダンスを一致させる必要があります。 シミュレータとスミスチャートを使用して、ロードプル解析を行う比較的簡単な方法があります。この方法は、特定の入力電力で、大量の負荷インピーダンス値（インピーダンスは抵抗とリアクタンスの合計であることを忘れないでください）を反復して通過させることです。次に、負荷抵抗とリアクタンスの各組み合わせに対して出力電流/電圧をプローブし、これによりゲインと効率も計算できます。その後、特定の入力電力での負荷インピーダンスの関数として出力電力の輪郭をプロットします。 これは以下のスミスチャートで示されています：各輪郭は、特定の出力電力（緑）と効率（青）を生成する抵抗とリアクタンスの値のセットを示しています。赤い輪郭は、これら2つの曲線のセットが重なる領域を示しています。輪郭が交差する特定の出力電力において、出力電力と効率の間のトレードオフを決定できます。異なる入力電力では、異なるセットの輪郭が生成されることに注意してください。 RFアンプのインピーダンスマッチングに関するロードプル解析の結果を示した例のスミスチャート [ ソース] 負荷プル結果から決定したリアクタンスと抵抗の組み合わせは、負荷インピーダンスを設定するためにどのマッチングネットワークを使用すべきかを教えてくれます。その後、テストクーポンを使用したベクトルネットワークアナライザーの測定でこれを確認できます。高周波でのマッチングネットワークの振る舞いに注意してください。自己共振に加えて（下記参照）、マッチングネットワークの帯域幅が FMCWチャープレーダーに対していくつかの問題を引き起こす可能性があります。77 GHzで、チャープ範囲が4 GHzに達することができるので、帯域幅は73から81 GHzまで比較的フラットであるべきです。 記事を読む
77 GHz レーダー用自動車用PCB：ルーティングと信号整合性 77 GHz レーダー用オートモーティブレーダーPCB：ルーティングとシグナルインテグリティ 1 min Thought Leadership 最近の技術は急速に進化しており、自動車用レーダーは導入後間もなく、主に24 GHz近辺で動作していたものが、77 GHz波長へと移行しました。最近の規制変更により、77 GHzへの移行が可能となり、これには多くの利点があります。短い波長はより広い帯域幅を可能にし、より良い解像度、より小さいデバイスの形状、そしてより長い範囲を提供します。この帯域は偶然にも二原子酸素の2つの吸収帯の間に位置しており、24 GHz帯は水の吸収帯と重なっています。 高い周波数の使用は、77 GHz波長レーダーモジュールの設計、シミュレーション、およびテストに一連の課題を生み出します。レーダーモジュール自体の設計に加えて、デバイスレイアウト、より小さい形状への統合、および車両内のより大きなエコシステムへの統合は、完全自動運転車への長い道のりでの設計上の課題です。 長距離対短距離 77 GHz波長レーダー 前回の投稿で説明したように、チャープされたGHzパルスは、レーダーシステムの視野内の複数のターゲットを識別するために使用されます。チャープパルスの使用により、参照オシレータからの信号に対するドップラーシフトとビート周波数を測定することで、複数のターゲットの速度と距離の検出が可能になります。 位相配列アンテナ（3 Txおよび4 Rx SFPAs）の使用により、方向性の放射が可能となり、前述の2つの量とともに進入角を決定できます。 自動車用途の77 GHz波長レーダーで使用されるアンテナアレイのジオメトリ チャープ長（周波数範囲として測定）は、特定の自動車レーダーシステムの適用可能性の主要な決定要因です。長距離レーダー（LRR）は1 GHzの線形チャープパルス（76〜77 GHz）を使用し、高解像度短距離レーダー（SRR）は最大4 記事を読む
ダンピングと反射伝達における直列終端抵抗 ダンピングと反射の転送における直列終端抵抗 1 min Blog 伝送線路を含む基板では、トレース、ソース、および負荷インピーダンスのマッチングが重要です。これらの条件を達成するために、単終端伝送線路に直列終端抵抗を使用する設計がいくつか見られるかもしれません。これを行う理由は、信号を遅らせるため、またはドライバーの出力インピーダンスを設定するためであり、誰に尋ねるかによって異なります。 驚くかもしれませんが、終端用の直列抵抗の配置は時々誤解されます。生じる疑問のいくつかは： 直列抵抗を手動で配置する必要があるのはいつですか？ 目標インピーダンスに伝送線路を設計するだけでよい場合はいつですか？ 短い伝送線路と長い伝送線路では何をすべきですか？ 直列抵抗を使用した場合の信号整合性において、負荷容量とグラウンドバウンスはどのような役割を果たしますか？ 単終端線路と差動線路の間に違いはありますか？ シグナリング標準にインピーダンス要件がない場合（例：SPIやI2C）にはどうすればよいでしょうか この記事では、高速GPIOやシリアルバスの観点から、上記のいくつかの質問を見ていきます。私たちはしばしば SPIのような標準を見て、インピーダンス要件が指定されておらず、バスが遅く動作するため、終端が不要であると簡単に仮定します。しかし、これはすべての場合に当てはまるわけではなく、任意の終端抵抗の配置は、注入される信号の立ち上がり時間、トレースの入力インピーダンス、およびライン上のオーバーシュートの減少に影響を与えます。 単端線上のシリーズ終端抵抗の2つの機能 シリーズ終端を使用する典型的な理由は以下の通りです： バスにはインピーダンス仕様がありません 出力インピーダンスと信号レベルは、特殊ロジックの目標値に調整されています プッシュプルドライバーは非常に迅速に切り替わります（数ns以下であることもあります） 受信機で見られる信号の立ち上がり時間は、負荷容量に依存します ドライバーからの出力インピーダンスは通常低いです ライン上にリンギングがあります 最後の点は、長い伝送線上の反射、または短い線上での過渡応答の励起の2つの要因によって引き起こされる可能性があります。前者はインピーダンスの不一致に関連していますが、後者は代わりにグラウンドバウンスの原因となる同じ要因に関連しています。 長い線上の反射：ドライバーの出力インピーダンスは常に伝送線の単終端インピーダンスよりも小さいため、ソースでの直列終端が時々使用されます。理想的な場合、出力インピーダンスは0オームですが、一般的には小さな非ゼロ値になります。終端抵抗の値をサイズする最も簡単な方法は、伝送線インピーダンスから出力インピーダンスを引くことです： 記事を読む
PCB設計におけるシリコンフォトニクス統合の課題 PCB設計におけるシリコンフォトニクス統合の課題 1 min Blog シリコンフォトニクスは、シリコンICで使用されている製造プロセスをそのまま使用します 最近のIEEEカンファレンスでリチャード・ソレフと会い、電子・フォトニック統合回路（EPICs）の現状について話し合う機会を得ました。彼はしばしば「シリコンフォトニクスの父」と呼ばれており、その理由は明らかです。彼に優しく頼めば、シリコン上に直接フォトニック回路としての基本的な論理ゲートをどのように構築するかを教えてくれるでしょう。 今はシリコンフォトニクスにとって画期的な時期です。この技術は数十年前から存在していますが、現在、大量商業化の寸前にあり、大衆に提供されようとしています。標準的な電子部品で動作するシステムにシリコンフォトニクスを統合する前に、克服すべきいくつかのエンジニアリングの課題がまだあります。 ICおよびPCB設計における100 Gbps+の課題 ここまで読んでまだ混乱している人のために、いくつかの背景を説明します：フォトニック回路とは、光のみを使用して動作する回路要素です。これらの回路は、光学および電子工学のコミュニティで主要な話題です。12年前、設計者は銅を介して100 Gbpsでデータを転送できる単一リンクの作成について話していました。 銅は短距離で100 Gbpsのデータ転送を可能にすることがわかり、一方で光ファイバーは長距離で最適に機能します。遅い機器でも並列化を使用して、データレートを100 Gbpsや400 Gbpsに増加させることができます。100 Gbpsネットワークで動作するために必要な光学機器は、非常に特定の設計要件を持ち、すべての電子部品と普遍的に互換性があるわけではありません。 データレートが増加するにつれて、PCBやIC内の電気信号の整合性の問題がより顕著かつ目立つようになり、その結果、信号の立ち上がり時間が短くなります。ICレベルでは、データレートの増加に伴い、相互接続遅延時間、伝播遅延時間、およびクロストークの強度がすべて増加します。PCBレベルでは、クロストーク、 放射されたおよび伝導されたEMI、および熱管理が、高速設計の重要な考慮事項となります。光学部品は、電子部品で見られる同じ信号整合性の問題に悩まされない、より高帯域幅の解決策を提供します。電子IC設計におけるより大きな並列性は、光学部品によって提供されるより高帯域幅の解決策を必要とします。 フォトニック集積回路（PIC）と電子・フォトニック集積回路（EPIC）に注目してください。前者の回路は、多数のフォトニック要素を単一のパッケージに統合して、完全に光で動作するように設計されています。後者の回路は、光を使用して動作するように設計されていますが、これらの回路には電子要素が現れることがあります。したがって、これらの回路は、電子部品の帯域幅に応じて、標準的な電子部品ともインターフェースできます。 なぜフォトニクスで、なぜシリコン上なのか疑問に思うかもしれません。シリコン製造所とチップ製造能力の成熟度は、これらの伝統的な製造プロセスをフォトニック回路に即座に適応させることができることを意味します。もし私たちが近いうちにPICやEPICを見ることになるなら、それらは最も確実にシリコンフォトニクス技術に基づいて構築されるでしょう。 将来的には、これらのICをPICやEPICとインターフェースすることになるでしょう PCBでのシリコンフォトニクスの使用における課題 シリコンの素晴らしい点は、1550 nmの波長で透明であるため、1550 記事を読む
RF PCBで位相同期ループICをレイアウトする方法 RF PCBで位相同期ループICをレイアウトする方法 1 min Thought Leadership 通信システム、無線システム、および周波数合成が必要なその他のRFデバイスの一部として、位相同期ループはPCB設計において重要な役割を果たします。高周波トランシーバーや高速デジタルデバイスには、安定した内部制御可能なクロック信号を提供する統合VCOレイアウトとともに、統合された位相同期ループが含まれています。しかし、一部のPLL ICは、パッケージ内に統合VCOレイアウトを含む、個別のICとして利用可能です。合計すると、PLLはRF PCB設計において、復調、位相ノイズの除去、周波数合成におけるクリーンな波形の提供など、いくつかの重要なタスクを可能にします。 PCB内の位相同期ループは、他のRF PCBと同様に、寄生効果の影響を受ける可能性があり、設計者は個別の位相同期ループを使用している場合、賢明なレイアウト選択を行うべきです。 位相同期ループの使用目的は何ですか？ 位相同期ループには、アナログ（RF）システムや、ボード全体で正確なクロックおよび信号同期が必要なシステムにおいて、いくつかの重要な機能があります。ここでは、位相同期ループの基本的な機能と、それらがRF PCBにおいて重要である理由をいくつか紹介します。 フェーズノイズの除去：フェーズロックループは、電圧制御発振器（VCO）によって提供される基準と同期することで、基準信号からフェーズノイズを除去するためにも使用できます。過去には、これらのタスクにいくつかの別々のコンポーネントを使用していましたが、現在のフェーズロックループはVCOのレイアウトをICに統合しています。 周波数合成：アナログまたはデジタルのフェーズロックループは、ある基準よりも高いまたは低い周波数での周波数合成にも使用できます。デジタル合成の観点からは、フェーズロックループを使用してデジタルパルスの繰り返し率を減少または増加させることができます。どちらの場合も、商用および実験用のフェーズロックループでGHzの10倍の振動/繰り返し率に達することができ、多くのRFアプリケーションをサポートできます。 FM信号の復調：フェーズロックループにFM信号が供給されると、VCOはその瞬時周波数を追跡します。ループフィルターステージ（下記参照）からの誤差電圧出力、つまりVCOを制御するものは、復調されたFM出力と等しくなります。 低速/低周波数では、特定のドライバーの位相ノイズは通常、それを補償するために位相同期ループを利用する必要がないほど低いです。主な原因は、PCBレイアウトレベルで修正できる他の問題によるものです。 位相同期ループの各コンポーネントの役割 位相同期ループは、アナログアプリケーションではVCOからの負のフィードバックを使用し、デジタルアプリケーションでは数値制御オシレータ（NCO）を使用します。アナログアプリケーションでは、VCOまたはNCOからの出力周波数は、それぞれ入力電圧またはデジタル入力に依存します。いずれの場合も、PLLからの出力は、参照入力信号との位相差に比例します。位相差（そして出力）が時間とともに変化しない場合、その二つの信号は同じ周波数でロックされます。 RFシステムでは、アナログVCOからの出力は入力電圧に依存するため、参照 クロック信号を変調するのに役立ちます。位相同期ループ内では、VCOはループフィルターを使用して特定の参照に効果的にロックします。アナログ位相同期ループでは、ループフィルターが所望の参照信号にロックするまでに時間がかかります（約100 nsに達します）。 ループフィルターからの出力は、位相同期ループ内でも特別な位置を占めます。VCOを使用して所望のキャリア信号にロックする場合、周波数または位相変調信号は通常、位相同期ループのロック時間よりもはるかに速い速度で変調されます。この場合、ループフィルターは、参照とVCO信号の瞬時位相差に比例するエラー信号を出力します。変調された参照信号がキャリアとして位相同期ループに入力されると、このエラー信号は実際に復調された信号です。 位相同期ループのブロック図 位相同期ループのためのPCBレイアウト 記事を読む
PDNにおけるデカップリング、インダクタンス、および抵抗の役割 PDNにおけるデカップリング、インダクタ、および抵抗の役割 1 min Thought Leadership RFデカップリングキャパシタの役割とは何ですか？私のPCBにデカップリング回路が必要ですか？一部の設計者は、電力分配ネットワークを設計する際に、デカップリング、インダクタンス、および抵抗の役割を見落とすことがあります。 記事を読む
デジタルICにはどのサイズのデカップリングコンデンサを使用すべきですか？ デカップリングコンデンサの計算：デジタルICにはどのサイズを使用すべきですか？ 1 min Blog これらのデカップリングコンデンサは適切なサイズですか？ PCB設計ガイドライン、特に高速デジタル設計の「専門家」が繰り返し指摘することの一つに、適切なデカップリングコンデンサのサイズを見つける必要性があります。これは、これらのコンデンサがPDNで何をすることが期待されているのか、また電源の整合性を保証する上での彼らの役割を完全に理解せずに対処されることがあります。また、デジタル集積回路の電源ピンとグラウンドピンをブリッジするために、3つのコンデンサ（通常は1 nF、10 nF、100 nFなど）を配置するという数十年前のガイドラインをデフォルトとするアプリケーションノートも多く見かけます。過去には、これで十分だったかもしれません。高速デジタルコンポーネントで生じる電源の整合性の問題は、コア電圧に干渉するほど悪くなかったので、3つのコンデンサが行う仕事は十分でした。 今日の高速集積回路は、複数の出力を持ち、コア電圧が低い（1.0Vまで低い）ため、昔の遅いコンポーネントよりもはるかに厳しいノイズ制約を持っています。厳しいノイズ制約とは、より正確なデカップリングが必要であることを意味します。このため、今日の比較的強力なMCUやその他多くのデジタルコンポーネントを扱う設計者は、デカップリングキャップを適切にサイズする方法を知っておく必要があります。では、最良の方法は何でしょうか？一般的に、これを行う方法は2つあります。それぞれを見て、デカップリングキャパシタの値を計算する方法と、なぜ古い「3つのデカップリングキャパシタの神話」が現代の高速デジタル設計では関係ないのかを見てみましょう。 等価キャパシタモデルの理解 デジタル設計に必要なデカップリングキャパシタのサイズを決定する前に、キャパシタの基本的な回路モデルを理解する必要があります。キャパシタが理論通りに振る舞うと思いたいところですが、実際にはそうではありません。すべてのキャパシタには、そのインピーダンススペクトルを定義するリード上にある程度のインダクタンスがあり、これは実験的に直列RLCネットワークとしてモデル化されます： キャパシタをモデル化するための等価RLC回路 このモデルでは、ESRとESLはそれぞれ等価直列抵抗と等価直列インダクタンスです。Cの値は、コンポーネントのデータシートに記載されているキャパシタンスとして取ることができます。最後に、Rの値はキャパシタを形成する誘電体の導電率を考慮しています。これは、キャパシタが充電されて回路から取り外された後に発生する一時的な漏れ電流を考慮しています。この値は通常、無視できるほど大きいです。 このモデルでRを無視すると、値（ESR/(2*ESL)）は、回路の端に接続された負荷が0オームであると仮定した場合の等価回路の減衰定数です。これは、回路がフル充電/放電下で入力電圧の変化に対応するために必要な最小時間です。キャパシタのデータシートには減衰定数は記載されていませんが、代わりに下記のようなインピーダンススペクトルグラフを示しています。必要であれば、データシートのESLとESRの値を使用して減衰定数を計算することができます。 最後に、 すべての実際のキャパシタには自己共振周波数があり、任意の直列RLC回路の値と等しく、この場合は次のとおりです： 自己共振周波数は、インピーダンススペクトルグラフで確認できます。以下に、実際のAVXキャパシタの例を示します。 デカップリングキャパシタは実際に何をするのか？ これは、デジタル集積回路の電力整合性を保証するためにデカップリングキャパシタが必要な理由を理解するのに非常に役立つ素晴らしい質問です。全てのキャパシタは、直流電源に接続されたときに平衡状態で電荷を蓄えます。キャパシタ内の板は充電され、総電荷量はQ = CVに等しくなります。もしVが変動したり少し落ちたりすると、その電荷Qの一部が放出され、小さな電池のように負荷に供給されます。 デジタル回路に接続された実際のコンデンサーで生じる問題は、電圧降下が単一の周波数で発生しないことです。ソース電圧の時間依存の変動や回路への突然の電流バーストは、オシロスコープ上で鋭いエッジレートを持つスパイクのように見えることがよくあります。これは、その信号に関連するパワースペクトラムが一連の周波数にわたって広がり、自己共振と重なることを意味します。結果として、コンデンサーは応答して放電し、 電源バス上に一過性の振動を引き起こします。この電力が電源バス上のデジタルコンデンサICによってPDNに引き込まれる場合、電源バス上の一過性は電源ピンでのリンギングとして現れます。しかし、適切なデカップリングコンデンサのサイズと数が選択されれば、この変動は最小限に抑えることができます。これが、3つのコンデンサの持続的なガイドラインがある理由です。それは、安定した電力を確保しようとする際に、最も悪くない配置とサイズ付けです。 記事を読む